Simulink中的GSM数字下变频器金宝app
此示例演示如何模拟用于GSM（全球移动系统）基带转换的定点数字下变频器的稳态行为。示例模型使用Simulink®和DSP系统工具箱中的模块™ 模拟TI GC4016四位数字下变频器（DDC）的操作。金宝app
DDC执行以下操作：
输入信号的数字混合（下变频）
窄带低通滤波和抽取
数据流的增益调整和最终重采样
在这个模型中，DDC接收一个高采样率(69.333 MSPS)的带通信号。DDC产生一个低采样率(270.83 KSPS)基带信号，准备解调。
更改GSM源
你可以在啁啾和正弦信号之间切换使用GSM源块在示例模型中。你可以用不同的源替换这个块来建模你的应用程序，但是你将不得不调整下游混合器子系统的参数。
调整标准化调谐频率和相位偏移值
为了确保您的GSM源信号收到和混合的误差最小，您应该调整归一化调优频率寄存器值和归一化相位偏移寄存器值．
由于本示例模拟的是TI GC4016四位数字下变频器，因此必须以特定格式输入这些值。这个归一化调优频率寄存器值应为带符号的2补32位整数，表示0和采样频率之间的标准化范围。使用正频率值进行下变频。下变频归一化相位偏移寄存器值应该是一个无符号16位整数，也表示一个标准化范围。更多细节，请参考TI GC4016四倍数字下变频文档和DSP系统工具箱以区域库块参考文档。
比较基于NCO和基于CORDIC的混频器实现
查看Digital Mixer Real Output scope和Mixer Output Comparison scope，比较基于nco的Mixer实现输出和基于cordic的Mixer实现输出。两种实现都可以产生类似的输出值，但是实现的选择很大程度上取决于可用的硬件资源和性能约束。通常，基于nco的方法会在查找表大小(只读内存资源)和速度性能之间做出权衡，而基于CORDIC的方法可能会根据所需的CORDIC内核迭代的数量，在速度性能和较小的内存资源之间做出权衡。
调整基于NCO的混频器参数
查看NCO余弦频谱分析仪模块的输出，以观察调整基于NCO的混频器子系统模块参数的效果。
抖动
要在整个可用带宽内传播杂散频率，可以向累加器相位值添加抖动信号。在此示例中，抖动信号由PN序列发生器生成，该发生器由二进制移位寄存器和异或门（NCO块内部）组成。抖动位数由以下参数自动确定：
抖动位数=累加器字长-表地址字长
当抖动位数增加到超过最佳值时，噪波地板开始升高。当您将抖动位数降低到最佳值以下时，杂散频率的出现将降低NCO系统的无杂散动态范围。
更多信息，请参阅DSP系统工具箱以区域库块参考文档。
调整基于CORDIC的混频器参数
查看CORDIC余弦频谱分析仪模块的输出，以观察调整基于CORDIC的混频器子系统模块参数的效果。
带抖动发生器的相位累加器
带有抖动发生器子系统的相位累加器计算角度西塔CORDIC复数旋转函数的输入。查看CORDIC-Cosine频谱分析仪模块的输出，以观察使用抖动发生器子系统参数调谐相位累加器的效果。
在上述基于NCO的混频器中，您可以将抖动信号添加到相位累加器值中，以在整个可用带宽内传播杂散频率。抖动信号由PN序列生成器生成，该生成器由二进制移位寄存器和异或门组成（位于带抖动生成器的相位累加器内部）。抖动比特数被选择为15，以与基于NCO的混频器的余弦频谱性能紧密匹配。
心复旋转
CORDIC Complex Rotate进行计算u*exp（j*theta）使用CORDIC旋转算法。请参阅固定点设计器™文档了解CORDICROTATE作用另外，有关使用基于CORDIC的数字混音器方法的更多信息，请参阅下面列出的参考资料。
调整抽取滤波器参数
CIC Decimator, Compensation FIR, and Programmable FIR模块一起使用，以实现:
高抽取率
混叠衰减
特定于应用程序的筛选
您可以使用筛选器来可视化和分析筛选器。请参阅信号处理工具箱™文档了解滤波器设计器。
双击示例模型中的CIC Decimator块可以看到过滤器的实现。要定制DDC，您可以通过编辑CIC Decimation块参数来更改CIC过滤器。
CIC抽取滤波器采用整数溢出“包”算法实现，在级联积分器梳状结构中进行抽取滤波。这种类型的滤波器是经济的硬件实现，如fpga和asic，因为唯一的算术操作是求和;不需要乘法。有关CIC过滤器的更多信息，请参阅下面的参考资料。
补偿FIR块对CIC通带的滚转进行调整，可编程FIR块对信号进行滤波，以满足GSM基带频谱掩模的要求。你可以调整这些过滤器的增益和系数。
补偿FIR滤波器的输入增益通过粗糙的增益参数。TI GC4016四位数字下变频器需要来自粗糙的参数将CIC滤波器的输出移位0-7位，根据2 ^粗．因此，您可以输入0 - 7粗糙的粗增益块掩码中的增益参数。
可编程FIR模块输出的增益通过细增益参数。TI GC4016四位数字下变频器需要来自细参数将信号移位1 - 4位，根据很好/ 1024．这样，你就可以进去了1.到16383对于细精细增益块掩模中的增益参数。
调整速率转换块参数
DDC的最后一级可用于更改DDC输出的速率，以匹配特定系统解调器输入的基带频率。速率转换块是一个定点滤波器，其作用类似于DSP系统工具箱中的FIR速率转换块。速率转换块的NDELAY参数是插值因子，而NDEC参数是抽取因子。
DDC分析
可以使用范围和定点工具来观察和分析模拟结果。
范围
双击示例模型中的Scopes块以获得对以下作用域的访问:
NCO余弦频谱
心余弦谱
数字混频器实输出
混频器输出比较
抽取器输出
补偿FIR输出
可编程的冷杉输出
重采样输出
定点工具
通过转到“分析”菜单并选择“定点工具”，调用示例的定点工具界面。此界面允许您查看示例模型中任何子系统中定点块的最大值、最小值和溢出。请参阅Simulink和定点设计器™ 有关定点工具的详细信息，请参阅文档。金宝app
更多信息
有关CIC过滤器的更多信息，请参见：
Hogenauer，E.B.，“用于抽取和插值的经济型数字滤波器，”关于声学、语音和信号处理的IEEE®交易，助理秘书长-29（2）：155-1621981年。
有关基于CORDIC的下变频的更多信息，请参见：
Lohning，M.，Hentschel，T.，和Fettweis，G.，“软件无线电终端中的数字下变频”，第十届欧洲信号处理会议论文集(EUSIPCO), 1517 - 1520, 2000.
Valss，J.，Sansaloni，T.，Perez Pascual，A.，Torres，V.，和Almenar，V.，“CORDIC在软件定义无线电中的使用：教程”，IEEE通讯杂志， 46 - 50, 2006年9月。
Yang，S.，Wu，Z.，和Ren，G.，“基于FPGA的FSK中频数字接收机的设计和实现”，第一届航空航天系统与控制国际研讨会，819-8212006年1月。
Andraka，Ray，“基于FPGA的计算机CORDIC算法概览”，1998年ACM/SIGDA第六届现场可编程门阵列国际研讨会论文集，191-2001998年2月22-24日。
杰克·E·沃尔德，《CORDIC三角计算技术》，《电子计算机交易》，卷EC-8, 330 - 334, 1959年9月。
你也可以从以下列表中选择一个网站:
