使用HDL Cosimulation验证Viterbi解码器
此示例显示如何使用HDL Verifier™与Mentor GraphicsMexileIm®/QuestiveIm®或CadenceIncisive®/Xcelium®结合使用,以验证固定点Viterbi解码器的HDL代码。
打开Simulin金宝appk模型
如果您使用的Incisive / Xcelium,请打开模型Viterbi_incisive.slx.。
如果您使用的是modelsim / questasim,请打开模型Viterbi_modelsim.slx.。
启动HDL模拟器
在启动HDL模拟器之前,请确保可执行文件位于Matlab®系统路径上。通过双击启动模拟器启动命令
堵塞。
运行模拟
当HDL模拟器已完成编译VHDL文件并加载模拟时,HDL Simulator命令窗口中显示“准备好Cosimulation ...”的文本。在查看此文本后,从开放模型启动Simulink仿真。金宝app
当模拟停止时,请观察“BER显示”块显示的误码率。
具有不同参数的重新运行模拟。
有两个控制该模型的行为的参数。第一个是帧大小,另一个是用于模拟的ES / No。您可以在MATLAB控制台中更改这些参数。例如,
框架= 10;esno = 5;
然后,您可以通过从模型中再次启动模拟来重新运行与更新的参数的COSEmulation。
完成模拟
关闭HDL模拟器会话。然后返回Simulink并关闭金宝app模型。