主要内容

~ =

确定不平等

语法

描述

例子

一个~ =B返回元素设置为logical的逻辑数组1真正的) where数组一个B不平等;否则,元素是逻辑的0).该测试比较数值数组的实部和虚部。返回逻辑1真正的),一个B有NaN或未定义分类元素。

ne (一个B是否有另一种执行方式A ~= b,但很少使用。它支持类的操作符重载。

例子

全部折叠

创建两个包含实数和虚数的向量,然后比较这两个向量是否相等。

A = [1+i 3 2 4+i];B = [1 3+i 2 4+i];A ~= b
ans =1x4逻辑阵列1 1 0 0

函数同时测试实部和虚部是否相等,并返回逻辑1真正的),即一方或双方不相等。

创建一个字符向量。

M =“杰作”

测试是否存在使用~ =

M ~ =“n”
ans =1x11逻辑阵列1 1 1 1 1 1 1 1 1 1 1 1 1

逻辑的价值1真正的)表示该字符不存在“n”.该字符不存在于向量中。

创建一个包含两个值的分类数组:“头”“尾巴”

A = categorical({“头”“头”“尾巴”“尾巴”“头”“尾巴”})
一个=2 x3分类正面正面反面反面正面反面

查找所有不在中的值“头”类别。

~ =“头”
ans =2x3逻辑阵列0 0 1 1 0 1

逻辑的值1真正的)表示不属于该类别的值。自一个只有两类,A ~= 'heads'返回与。相同的答案A == '尾巴'

比较一个的不平等。

A(1,:) ~= A(2,:)
ans =1x3逻辑阵列1 0 0

逻辑的值1真正的)表示哪些行具有不相等的类别值。

许多用十进制文本表示的数字不能精确地表示为二进制浮点数。这导致了结果的微小差异~ =操作员反映。

对十进制表示的数字执行一些减法运算,并将结果存储在C

C = 0.5-0.4-0.1
C = -2.7756e-17

通过精确的十进制运算,C应该等于完全0.它的小值是由于二进制浮点运算的性质。

比较C0的不平等。

C ~= 0
ans =逻辑1

使用容差比较浮点数,托尔,而不是使用~ =

Tol = eps(0.5);abs(C-0) > tol
ans =逻辑0

这两个数字,C0,它们之间的距离比相邻的两个连续浮点数更近0.5.在很多情况下,C可能表现得像0

比较两者的元素datetime不等式的数组。

创建两个datetime不同时区的数组。

T1 = [2014,04,14,9,0,0;2014,04,14,10,0,0];A = datetime(t1,“时区”“美国/ Los_Angeles”);A.Format ='d-MMM-y HH:mm:ss Z'
一个=2 x1 datetime2014年4月14日10:00:00 -0700
T2 = [2014,04,14,12,0,0;2014,04,14,12,30,0];B = datetime(t2,“时区”“美国/ New_York”);B.Format ='d-MMM-y HH:mm:ss Z'
B =2 x1 datetime2014年4月14日12:30:00 -0400

检查元素一个B不平等。

~ = B
ans =2x1逻辑阵列0 1

输入参数

全部折叠

操作数,指定为标量、向量、矩阵或多维数组。输入一个B必须是相同的大小或具有兼容的大小(例如,一个是一个——- - - - - -N矩阵和B是标量或1——- - - - - -N行向量)。有关更多信息,请参见基本操作的兼容数组大小

您可以比较任何类型的数字输入,并且比较不会因为类型转换而损失精度。

  • 如果一个输入是a分类数组,另一个输入可以是a分类数组,字符向量的单元格数组,或单个字符向量。单个字符向量展开成与其他输入相同大小的字符向量单元格数组。如果两个输入都是序数分类数组,它们必须有相同的类别集,包括它们的顺序。如果两个输入都是分类非序数数组,它们可以有不同的类别集。看到比较分类数组元素欲知详情。

  • 如果一个输入是adatetime数组,另一个输入可以是adatetime数组、字符向量或字符向量的单元格数组。

  • 如果一个输入是a持续时间数组,另一个输入可以是a持续时间数组或数字数组。运算符将每个数值视为标准的24小时天数。

  • 如果一个输入是字符串数组,另一个输入可以是字符串数组、字符向量或字符向量的单元格数组。对应的元素一个B按字典顺序进行比较。

数据类型:||int8|int16|int32|int64|uint8|uint16|uint32|uint64|逻辑|字符|字符串|分类|datetime|持续时间
复数支持:金宝app是的

兼容性的考虑

全部展开

R2016b的行为发生了变化

R2020b的行为发生了变化

扩展功能

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

R2006a之前介绍