主要内容

设计错误检测

静态检测运行时误差和死亡逻辑，导出设计范围

设计错误检测包括死亡逻辑，整数溢出，划分零，违反设计属性和断言。金宝app®设计Verifier™使用正式方法来识别模型中的难以找到的设计错误，而无需进行广泛的测试或模拟运行。你用金宝appSimulink Design Verifier在包含设计错误的模型中突出显示块，并且已证明在没有它们的情况下。对于具有错误的每个块，计算信号范围边界并生成再现仿真错误的测试向量。

经常观看主题

特色例子

检测整数溢出错误

检测整数溢出错误

通过使用设计错误检测分析来检测模型中的整数溢出错误。金宝appSimulink®设计验证程序™标识可能导致整数溢出的模型构造，然后证明在模拟期间不能发生整数溢出或生成演示整数溢出错误的测试用例。
打开脚本
检测绑定阵列访问示例模型

检测绑定阵列访问示例模型

检测模型中的绑定数组访问错误。
打开脚本
分析死亡逻辑分析的结果

分析死亡逻辑分析的结果

展示如何使用该方法隔离死亡逻辑的潜在原因sldvexcommoncausesofdeadlogic.模型。死亡逻辑检测在模型中发现无法实现的目标，导致模型元素保持不活动。
打开脚本

金宝appSimulink设计验证程序文档

金宝app

使用Simulink自动化验证和验证金宝app

使用Simulink自动化验证和验证金宝app

获取资源