HDL Verifier™支金宝app持包的Intel^®FPGA董事会包含带有HDL验证者的FPGA-IN-IN-IN-THE-IN-THE-IN-IN-THE-IN-IN-THE-IN-THE-IN-THENIDE文件的定义文件，并支持Intel FPGA和S金宝appOC FPGA板。使用FIL模拟，使用MATLAB^®或模拟金宝app^®在实际硬件中测试任何现有HDL代码的设计。FPGA数据捕获支持使您可以在Int金宝appel FPGA或SOC FPGA上运行时观察到MATLAB或SIMULINK的设计信号。金宝app使用AXI Manager，您可以从MATLAB或SIMULINK中读取或写入板载存储位置。金宝app