Avnet RFSoC探险家
版本2.1.0 (114 MB)
Avnet
连接到Xilinx UltraScale +™RFSoC gigasample数据转换器。执行分析MATLAB®和Simulink®。金宝app部署与HDL编码算法
连接到使用MATLAB和Simulink Xilinx RFSoC金宝app
Avnet RFSoC Explorer®提供了一个可视化界面Xilinx Zynq®UltraScale +™使用MATLAB和Simulink RFSoC。金宝app直观的API允许编程控制所有RF-ADC和RF-DAC参数,信号生成、收购。系统设计师想要测试OTA信号可以使用Avnet RFSoC Explorer来控制射频前端卡支持流行Xilinx RFSoC评估板。金宝app设计师可以生成算法IP核在RFSoC平台上执行。
金宝app支持和文档
描述RFSoC性能
发展与Xilinx Zynq UltraScale + RFSoC首先描述数据转换子系统使用Avnet RFSoC Explorer。Avnet RFSoC Explorer允许您使用MATLAB和Simulink流符合标准的5 g, 金宝appLTE和自定义波形与硬件。
与射频前端执行无线测试卡
Avnet RFSoC探险家
使OTA测试通过集成控制射频前端连接Xilinx Zynq UltraScale + RFSoC Gen1和Gen3评估板。探索整个信号链在LTE 1800 MHz乐队三19日和31日GHz之间和mmWave乐队。
金宝app支持平台RFSoC表征和在线旅行社测试:
- Xilinx Zynq UltraScale + RFSoC ZCU111评估工具包(第一代)
- Avnet Zynq UltraScale + RFSoC开发工具包(第一代)
- Xilinx Zynq UltraScale + RFSoC ZCU208评估工具包(第三代)
- Avnet宽带mmWave无线电开发工具包RFSoC(第三代)
部署为RFSoC HDL代码
当你进入算法开发,
Avnet RFSoC Explorer支金宝app持高密度脂蛋白编码器™使
代的IP核能够融入RFSoC设备使用Xilinx Vivado®设计套件。
金宝app支持平台HDL代码生成:
支持包你可以生成HD金宝appL代码和端口映射I / O和阿喜寄存器建立连接射频瓷砖和DDR内存,并从MATLAB交互式地控制FPGA设计。
引用作为
Avnet (2022)。Avnet RFSoC探险家(//www.tatmou.com/matlabcentral/fileexchange/73665-avnet-rfsoc-explorer), MATLAB中央文件交换。检索。
MATLAB版本兼容性
创建R2021b
兼容R2021a R2021b
平台的兼容性
窗户 macOS Linux类别
标签
确认
启发:为Xilinx Zynq-Based无线电通信金宝app工具箱支持包,SoC Blockset为金宝appXilinx设备支持包,高密度脂蛋白编码器为金宝appXilinx RFSoC设备支持包
