无线HDL工具箱

为FPGA,ASIC和SOC设计和实现5G和LTE通信子系统

无线HDL Toolbox™(以前的最LTE HDL Toolbox™)提供预先验证的硬件准备好模拟金宝app®块和子系统用于开发5G、LTE和基于自定义ofdm的无线通信应用。它包括参考应用程序、IP块和基于帧和样本的处理之间的网关。

您可以修改参考应用程序以集成到您自己的设计中。工具箱算法的HDL实现是针对原型设计的有效资源使用和性能,或用于FPGA,ASIC和SOC设备的生产部署。

工具箱算法被设计成在VHDL中生成可读、可合成的代码®和verilog.®(高密度脂蛋白编码器™)。对于5G、LTE和基于ofdm的定制设计的空中测试,您可以将发射器和接收器模型连接到无线电设备(使用Communications Toolbox™硬件支持包)。金宝app

开始:

参考应用程序硬件子系统

集成预构建和FPGA验证的子系统,以提高您的系统设计效率。

5G新无线电(NR) Cell Search and MIB Recovery

根据使用此硬件验证的子系统的5G NR标准执行主信号和辅助信号(PSS和SSS)同步和主信息块(MIB)恢复。其中包括MATLAB算法参考以供验证。

LTE Cell Search, MIB, SIB1 Recovery

使用此子系统检测和解调eNodeB信号并解码主信息块(MIB)和系统信息块(SIB1)信息,以用于您的FPGA或ASIC应用程序。它支持金宝appFDD和TDD模式,并已被证明在硬件中以检测三个不同的大陆上的LTE信号。

可配置的OFDM发射器和接收器

使用正交频分复用(OFDM)传输和接收数据。配置参数、符号调制类型和码率。模型和配置损害,如加性高斯白噪声(AWGN)。其中包括MATLAB算法参考以供验证。

示例F-OFDM发射机的波形谱。

5G,LTE和无线IP块

使用经过硬件验证的流算法更快地设计无线通信子系统。

5G NR知识产权(IP)块

使用经过硬件验证的流行算法实现,更快地设计5G NR FPGA或ASIC应用程序。建模和模拟用于低密度奇偶校验(LDPC)编码和解码、极性编码和解码、符号调制和解调的算法的硬件实现,以及您的定制功能。然后使用HDL Coder™生成可合成的VHDL或Verilog RTL。

配置HDL优化的NR极性解码器块。

LTE IP块

模型和模拟LTE专用算法的高效硬件实现,如涡轮,卷积和CRC编码器和解码器以及OFDM解调器。然后使用HDL编码器为整个子系统生成合成的VHDL或Verilog RTL。

hdl优化的LTE turbo和CRC解码器与控制信号总线。

多重标准的IP块

使用经过硬件验证的构建模块,如数字预失真(DPD)、维特比解码器、消码器和可变大小的FFT,用于硬件实现无线标准,包括5G NR、LTE、WLAN、数字视频广播(DVB)、WiMAX®和Hiperlan以及数字卫星通信。

使用代理程序和维特比解码器块来解码在WLAN代码率上编码的样本。

使用5g或LTE金色参考进行验证

将基于帧的算法和测试长椅用于流式传输硬件实现以进行有效验证。

帧和样本之间的转换

从MATLAB转换基于帧的波形®为在硬件中进行处理的带有控制信号的采样流。然后将流硬件输出转换为针对黄金参考算法进行验证的帧。

帧-样本转换和控制信号的产生。

HDL和FPGA Cosimulation

使用HDL Verifer™通过RTL仿真或连接到MATLAB或Simulink测试环境的FPGA开发套件上的硬件子系统验证您的硬件子系统。金宝app

hardware-based verification.

" data-toggle="lightbox" class="fluid_link">

用HDL验证器将FPGA原型连接到Simulink金宝app基于硬件的验证

FPGA、ASIC和SoC部署

轻松将无线应用程序定位为FPGA硬件,以便使用实时空气信号进行测试,并重用相同的生产部署型号。

生产部署

使用HDL Coder从硬件子系统模型生成高质量的、与目标无关的RTL和axis接口。

使用SoC互连接口生成代码。