课程详细信息
这个为期两天的课程展示了如何从Simulink生成和验证HDL代码金宝app®模型使用HDL编码器™和HDL验证器™。
主题包括:
- 准备Simulink金宝app模型的HDL代码生成
- 生成HDL代码和一个兼容的Simulink模型的测试台金宝app
- 执行速度和面积优化
- 集成手写代码和现有的IP
- 使用测试台和协同仿真验证生成的HDL代码
第1天/ 2天
准备Simulink金宝app模型的HDL代码生成
摘要目的:准备一个用于生成HD金宝appL代码的Simulink模型。生成HDL代码和测试平台的简单模型，不需要优化。
- 准备Simulink金宝app模型的HDL代码生成
- 生成HDL代码
- 生成测试台
- 用HDL模拟器验证生成的HDL代码
定点精度控制
摘要目的:在生成的HDL代码和模型中特定的Simulink块之间建立对应关系。金宝app使用定点工具完成模型的定点架构。
- 定点缩放和继承
- 定点设计器工作流
- 定点的工具
- 命令行界面
生成多速率模型的HDL代码
摘要目的:生成多速率设计的HDL代码。
- 准备生成HDL代码的多速率模型
- 生成HDL代码与单个或多个时钟引脚
- 理解和应用时钟域交叉技术
第二天的第二天
优化生成的HDL代码
摘要目的:使用管道满足设计时间要求。使用特定的硬件实现并共享资源以实现区域优化。
- 用HDL工作流顾问生成HDL代码
- 通过流水线来满足时间要求
- 为兼容的Simulink块选择特定的硬件实现金宝app
- 在子系统中共享FPGA/ASIC资源
- 验证优化的HDL代码是位真周期精确的
- 将Simulin金宝appk块映射到FPGA上的专用硬件资源
使用本地浮点数
摘要目的:实现浮点值和操作在您的HDL代码。
- 为什么以及何时使用本机浮点数
- 用HDL编码器生成与目标无关的HDL代码
- 定点与浮点比较
- 浮点实现的优化
外部HDL代码与生成HDL的接口
摘要目的:在您的设计中加入手写的HDL代码和/或供应商方IP。
- 接口外部HDL代码
用协同仿真验证HDL代码
摘要目的:使用Simulink模型中的HDL模拟器验证您的HDL代码。金宝app
- 验证用HDL编码器生成的HDL代码
- 将手工编写的HDL代码与“黄金模型”进行比较
- 将HDL代码集成到Simulink中进行仿真金宝app
您也可以从以下列表中选择一个网站