主要内容
用于Xilinx FPGA金宝app板的HDL验证器支持包
调试和测试HDL代码赛灵思公司fpga和Zynqsoc
Xilinx的HDL验证器支金宝app持包®FPGA板包含板定义文件FPGA在环(FIL)模拟HDL验证器和支持Xilinx FPGA和Zynq金宝app®SoC董事会。与FIL仿真，使用MATLAB®或仿真金宝app软件®在实际硬件中测试任何现有HDL代码的设计。FPGA数据捕获支持允许您在MATL金宝appAB中观察设计中的信号，而设计则在Xilinx FPGA或Zynq SoC上运行。使用MATLAB AXI Master IP，您可以使用MATLAB读取或写入板上内存位置。
设置和配置
安装硬件支持，更新固件，配置硬件连金宝app接
FPGA-in-the-Loop模拟
FPGA硬件验证
FPGA数据采集
从现场FPGA捕获信号数据
MATLAB AXI Master
通过MATLAB或Simulink在FPGA板上访问AXI从存储器金宝app
您也可以从以下列表中选择一个网站:
