像素流校准器
对齐两个像素数据流
- 库:
视觉HDL工具箱/实用程序
描述
的像素流校准器Block通过延迟一个流来匹配参考流的时间来同步两个像素流。许多Vision HDL Toolbox™算法延迟像素流,并且延迟量可以随着算法参数的调整而变化。您可以使用此块来对齐流以覆盖、比较或组合两个流,例如在高斯模糊操作中。将延迟流连接到refPixel而且refCtrl输入端口,和较早的流到像素而且ctrl输入端口。
这个波形图显示了输入流,pixelIn
而且refPixelIn
,以及相关的控制信号。参考输入帧开始的时间晚于pixelIn
框架。输出信号显示块延迟pixelIn
匹配参考流,并且两个输出流共享控制信号。波形显示输入之间的短延迟refCtrl
以及输出refCtrl
.在此模拟中,为了适应输入流之间的四行延迟,将最大行数参数必须至少设置为4。
港口
输入
输出
参数
模型的例子
算法
块存储来自像素输入端口到一个循环缓冲区,然后读出来的行与参考控制信号对齐。该块还存储每行开始的地址。为了匹配缓冲区数据路径的附加处理延迟,块将参考像素数据和控制信号延迟大约10个周期。
该图显示了该块的结构。RAM循环缓冲区是一个2的内存米像素,米是最大行数+日志2(行缓冲区大小).行地址缓冲区有最大行数的位置。如果ctrl。Hstart
断言在第一个之前refCtrl。Hstart
如果断言大于行地址缓冲区的大小,则块将覆盖两个缓冲区并破坏输出。在这个图中,最大行数为4,因此存在四个位置用于在缓冲区中存储行地址。帧开始缓冲区是一个单独的存储位置ctrl。音速启动
.两个流之间的延迟必须小于帧开始之间的时间。
当输入像素是一个向量或矩阵,块为每个元素复制RAM循环缓冲区。该图显示了三个RAM循环缓冲区,以表示一个三分量像素流。每个RAM循环缓冲区为2米内存位置。对于多像素流,块调整行缓冲区大小为存储1/像素数像素。例如,对于一个4 × 3的输入流,每个缓冲区存储一行像素的¼,并且有12个RAM循环缓冲区,每个2m - 2的位置。行地址缓冲区保持相同大小。