HDL验证器™让您测试和验证Verilog^®和硬件描述语言(VHDL)^®fpga, asic和soc的设计。您可以通过在MATLAB中运行的测试台架验证RTL^®或仿真金宝app软件^®使用与HDL模拟器的联合仿真。这些相同的测试台可以与FPGA和SoC开发板一起使用，以验证硬件中的HDL实现。

HDL Verifier提供了在Xilinx上调试和测试FPGA实现的工具^®和英特尔^®董事会。您可以使用MATLAB写入和读取内存映射寄存器，以测试硬件上的设计。您可以在设计中插入探针并设置触发条件，将内部信号上传到MATLAB中进行可视化和分析。

HDL Verifier生成用于RTL测试台架的验证模型，包括通用验证方法(UVM)测试台架。这些模型在支持SystemVerilog直接编程接口(DPI)的模拟器中本机运行。金宝app