金宝appCosimulation
用Simulink进行HDL协同仿真金宝app®
要开始，请看用Simulink测试平台验证HDL模块金宝app．
块
| 高密度脂蛋白Cosimulation | 通过连接cosimulation HDL设计金宝app使用HDL模拟器 |
| 转到VCD文件 | 生成值更改转储(VCD)文件 |
应用程序
| Cosimulation向导 | 生成一个共同模拟块或系统对象从现有的HDL文件 |
功能
对象
cosimulationConfiguration |
配置HDL协同仿真工作流 |
主题
启动和连接
- 为HDL Cosimulation设置
用MATLAB共同模拟HDL代码®或Si金宝appmulink设计，您必须首先: - 金宝app支持EDA工具和硬件
支持的第三方ED金宝appA软件和FPGA单板列表。 - 在Simulink中启动HDL模拟器进行协同仿真金宝app
在HDL模拟器和Simulink之间建立连接。金宝app - TCP/IP Socket端口
为选择TCP/IP套接字端口提供了一些指导。 - 交叉网络Cosimulation
提供跨本地网络执行联合模拟的说明。
试验台
- 开始使用Simulink HDL 金宝appCosimulation
在Simulink®环境中使用Cosimulation Wizard设置HDL Verifier™应用程序。金宝app - 金宝appSimulink作为一个测试平台
提供将HDL验证器模块集成到Simulink设计中的过程介绍。金宝app - 创建一个Simul金宝appink联合仿真测试台
编写和运行Simulink-as-test bench联金宝app合仿真的步骤，以与HDL Verifier软件一起使用。 - 用Simulink测试平台验证HDL模块金宝app
设置一个HDL验证会话，使用Simulink验证一个简单的VHDL金宝app®模型。
生成的HDL代码的验证与协同仿真测试台(需要高密度脂蛋白编码器许可)
- 使用HDL工作流顾问生成测试平台并启用代码覆盖(高密度脂蛋白编码器)
使用HDL Workflow Advisor为生成的HDL代码生成测试台和代码覆盖。 - 从Simulink生成HDL代码的自动验证金宝app
使用生成的协同仿真模型验证生成的HDL代码。
组件的算法
- 用Simulink进行组件仿真金宝app
提供将块集成到Simulink设计中的过程的介绍。金宝app - 创建组件协同仿金宝app真的Simulink模型
提供编码和运行与软件一起使用的simulink作为组件的联合仿真所涉及的步骤的高级视图。金宝app
使用Simulink进行联合仿真金宝app
- 高密度脂蛋白Cosimulation
HDL验证器软件由MATLAB函数、MATLAB系统对象™和Simulink块库组成，所有这些都在HDL模拟器和MATLAB或Simulink之间建立通信链接。金宝app - 执行Cosimulation
生成表示HDL模块的函数或块之后的下一步。 - 准备导入HDL代码进行协同仿真
准备共同模拟，并选择将HDL代码作为函数、系统对象或块进行共同模拟。 - 为HDL Cosimulation Block导入HDL代码
生成一个Simulin金宝appk块来共同模拟HDL代码。 - 运行一个Si金宝appmulink Cosimulation会话
运行您的测试平台或算法，包括HDL模块的联合仿真。 - 在协同仿真中使用HDL参数
在协同仿真中使用Verilog参数或VHDL泛型。
HDL模拟器交互
- 模拟时间尺度
仿真时间的表示在HDL模拟器和Simulink之间有很大的不同。金宝app - 时钟、复位和使能信号
您可以创建上升边缘或下降边缘时钟、重置或时钟使能信号，将内部刺激应用到协同仿真下的模型。 - 提高模拟速度的技巧
提供优化协同仿真性能的建议。 - 金宝app支持的数据类型
如果您的HDL应用程序需要将HDL数据发送到MATLAB函数或Simulink块，您可能首先需要将数据转换为MATLAB和HDL Verifier金宝app软件支持的类型。金宝app - HDL模拟器中的竞赛条件
描述了在使用MATLAB和Simulink软件进行硬件协同仿真时避免竞态条件的方法。金宝app
为后期处理记录信号状态转换
- 添加VCD文件
值更改转储(VCD)文件记录在模拟会话期间文件中对变量值(例如信号值)的更改。 - 可视化比较Simulink信号与H金宝appDL信号
指导您完成向Simulink模型添加“到VCD文件”块以用于协同仿真的基本步骤。金宝app
特色的例子
您也可以从以下列表中选择一个网站: