主要内容

为…生成IP核英特尔SoC平台MATLAB

生成IP核

生成一个自定义IP核来针对Altera®Cyclone V SoC开发套件或Arrow SoC套件开发板:

  1. 创建一个包含MATLAB的HDL Coder™项目®设计和测试台架，或打开现有项目。

  2. 在HDL Workflow Advisor中，定义输入类型并执行定点转换。

    若要了解如何将设计转换为定点，请参见基于MATLAB的基本HDL代码生成和FPGA合成．

  3. 在HDL Workflow Advisor中选择代码生成目标任务:

    • 工作流:选择IP核生成．

    • 平台:在下拉列表框中选择目标硬件。

      如果在列表中没有看到目标硬件，请选择得到更多的下载目标支持包。金宝app

    • 其他源文件:如果您正在使用高密度脂蛋白。黑箱系统对象™包括现有的Verilog®或硬件描述语言(VHDL)®代码，输入文件名。手动输入每个文件名，以分号(；)，或使用.．.按钮。

  4. 在设置目标接口步骤中，为每个端口选择一个选项目标平台接口下拉列表。

  5. 在HDL代码生成步骤，可选地指定代码生成选项，然后单击运行．

  6. 在HDL Workflow Advisor消息窗格中，单击IP核报告链接以查看生成的IP核的详细文档。

要了解有关自定义IP核生成的更多信息，请参见自定义IP核生成．

要求和限制

要将DUT端口映射到AXI4接口，输入和输出端口必须:

  • 位宽度小于或等于32位。

  • 是标量。