主要内容
Xilinx FPG金宝appA板的HDL编码器支持包
生成HDL代码赛灵思公司开发板
Xilinx HDL编金宝app码器™支持包®FPGA板使IP核生成和FPGA交钥匙工作流的程序支持Xilinx FPGA。金宝appIP核生成和FPGA交钥匙工作流帮助您映射您的算法I/O到板载接口，生成HDL代码，并合成生成的代码。HDL编码器还提供与Xilinx Vivado的集成®或Xilinx ISE将生成的代码合成为比特流，您可以直接下载到Xilinx FPGA开发板上。
设置和配置
安装和安装支持包，以与受支持的第三方工具和硬金宝app件一起使用
硬件软件合作设计基础知识
了解软硬件协同设计工作流程，以及如何使用workflow Advisor在FPGA板上运行算法
自定义IP核生成
生成HDL IP核心从您的DUT部署到默认的系统参考设计或自定义参考设计注册的板
定制板和参考设计
为Xilinx FPGA定义和注册自定义参考设计或自定义板
部署
创建包含用户编程的位流，并将其下载到FPGA硬件
你也可以从以下列表中选择一个网站:
