主要内容

HDL代码生成金宝app

从Simulink生成HDL代码金宝app®模型

通过生成HDL代码并将该代码部金宝app署到特定于应用程序的集成电路(ASIC)或现场可编程门阵列(FPGA)，在硬件中实现Simulink模型或子系统。使用与HDL代码生成兼容的块设计模型。如果模型使用浮点数据，请使用定点设计器™将其转换为定点模型。生成HDL代码并验证它与原始算法匹配之后，将HDL代码部署到目标硬件上。

HDL代码生成金宝app基础知识

类别

  • 模型与建筑设计
    金宝app支持的块、最佳实践、设计模式、兼容性检查、Simscape建模、时钟和重置信号
  • HDL建模指南
    在Simulink模型中设计HDL算法的指南金宝app
  • 代码生成
    HDL代码生成，代码配置，测试台生成
  • 验证
    根据原始模型和fpga在环仿真和验证生成的HDL代码
  • 部署
    合成脚本并将生成的HDL代码部署到Intel®, Xilinx®，微芯片, Speedgoat®、定制FPGA板
  • 速度和面积优化
    通过资源共享、流、管道、RAM映射、循环优化进行改进
  • 报告和脚本
    可追溯性、优化和资源报告;符合标准，合成脚本