主要内容

SerDes系统基础知识

现代高速电子系统的特点是提高数据传输速度的集成电路(ic)。输入/输出性能仍然是限制高速系统整体性能的瓶颈。串行数据传输是通过铜电缆和短、中、长光纤在印刷电路板上的计算机芯片之间快速传输大量数据的最有效方式。

因此，许多系统现在聚集和序列化多个输入/输出(I/O)信号，以便以更高的数据速率通过光纤和铜电缆和pcb传输，恢复和反序列化接收端的单个信号。这些SerDes(序列化器/反序列化器)实现使用了额外的硅空间来执行高数据速度下可靠信号传输所需的复杂均衡。这种方法有助于最大化系统级的吞吐量。

SerDes设计是一个复杂的迭代过程，通常从一个基线SerDes系统开始，该系统演示了设计方法的可行性。该系统还为串行信道的不同部分和相关的发射机(TX)和接收机(RX)均衡电路建立预算。然后，在与模拟或测量相关的行为模型中，描述发射机和接收机中每个均衡滤波器所需行为的数据进行反向注释。最后一步是实现训练算法和控制循环，这些算法和控制循环将由芯片在启动期间执行，并在通道需要重新训练时不时执行。

然后SerDes系统被编译成IBIS-AMI(输入/输出缓冲区信息规范-算法模型接口)模型。

SerDes系统有六个部分:

  • TX均衡——这将成为发射器的IBIS-AMI dll。

  • TX类比输出-这成为发射机的模拟模型。它是用于TX的IBIS模型的一部分，通常由中的I-V和V-T特征曲线表示.ibs文件。

  • 通道——这将成为物理通道的模型，包括TX和RX包模型。

  • RX AnalogOut -这将成为接收器的模拟模型。它是RX的IBIS模型的一部分，通常由中的I-V和V-T特征曲线表示.ibs文件。

  • RX均衡——这将成为接收器的IBIS-AMI dll。

  • 训练算法和控制循环——这些成为芯片上的微代码，在启动期间和通道需要重新训练时在芯片内部执行。

相关的话题