检测信号值增加- Simulink - MathWorks Espa金宝appña - 金宝app,下载188bet金宝搏,金宝搏官方网站

库:
金宝appSimulink /逻辑和位操作
HDL编码器/逻辑和位操作

港口

输入

全部展开

`Port_1`-输入信号
标量|向量|矩阵

输入信号，指定为标量、向量或矩阵。

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举

输出

全部展开

`Port_1`-输出信号
标量|向量|矩阵

输出信号，检测指定为标量、向量或矩阵的信号值的增加。

输出为真(等于1)当输入信号大于之前的值时。
输出为false(等于0)当输入信号小于或等于之前的值时。

数据类型:uint8|布尔

参数

全部展开

`初始条件`-先前输入的初始条件
`0．0`(默认)|标量|向量|矩阵

为前面的输入设置初始条件U / z．

编程使用

块参数:vinit

类型:特征向量

价值观:标量|向量|矩阵

默认值:“0.0”

`输入处理`-指定基于样本或基于帧的处理
`作为通道的元素(基于示例)`(默认)|`列作为通道(基于帧)`

指定块执行基于样本还是基于帧的处理:

列作为通道(基于帧)-将输入的每一列作为一个单独的通道(基于帧的处理)。

请注意

基于帧的处理需要DSP System Toolbox™许可证。

有关更多信息，请参见基于样本和框架的概念(DSP系统工具箱)．
作为通道的元素(基于示例)-将输入的每个元素视为单独的通道(基于样本的处理)。

使用输入处理指定块是执行基于样本的处理还是基于帧的处理。有关这两种处理模式的详细信息，请参见基于样本和框架的概念(DSP系统工具箱)．

编程使用

块参数：InputProcessing

类型:字符向量

值：作为通道的列(基于帧)|“元素作为通道(基于样本)”

默认的：“元素作为通道(基于样本)”

`输出数据类型`-输出数据类型
`布尔`(默认)|`uint8`

指定输出数据类型为布尔或uint8．

编程使用

块参数:OutDataTypeStr

类型:特征向量

价值观:'boolean' | 'uint8'

默认值:“布尔”

模型的例子

用检测增加块检测增加的信号值

使用检测增加块来检测增加的信号值。

开放模式

块特征

数据类型	`布尔`\|`双`\|`枚举`\|`不动点`\|`整数`\|`单`
直接引线	`是的`
多维信号	`是的`
适应信号	`是的`
讨论二阶导数过零检测	`没有`

扩展功能

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

生成的代码依赖于memcpy或memset函数(string.h)在某些条件下。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。

高密度脂蛋白架构

这个块有一个默认的HDL架构。

HDL块属性

ConstrainedOutputPipeline	通过在设计中移动现有延迟来放置在输出端的寄存器数量。分布式管道不会重新分发这些寄存器。默认为`0`．详情请参见ConstrainedOutputPipeline(高密度脂蛋白编码器)．
InputPipeline	要在生成的代码中插入的输入管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要在生成的代码中插入的输出管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见OutputPipeline(高密度脂蛋白编码器)．

PLC代码生成
使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换
使用定点设计器设计和模拟定点系统。

版本历史

R2006a之前介绍

另请参阅

增加检测

描述

港口

输入

`Port_1`-输入信号
标量|向量|矩阵

输出

`Port_1`-输出信号
标量|向量|矩阵

参数

`初始条件`-先前输入的初始条件
`0．0`(默认)|标量|向量|矩阵

编程使用

`输入处理`-指定基于样本或基于帧的处理
`作为通道的元素(基于示例)`(默认)|`列作为通道(基于帧)`

编程使用

`输出数据类型`-输出数据类型
`布尔`(默认)|`uint8`

编程使用

模型的例子

用检测增加块检测增加的信号值

块特征

扩展功能

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

PLC代码生成
使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换
使用定点设计器设计和模拟定点系统。

版本历史

另请参阅

增加检测

描述

港口

输入

Port_1-输入信号标量|向量|矩阵

输出

Port_1-输出信号标量|向量|矩阵

参数

初始条件-先前输入的初始条件0．0(默认)|标量|向量|矩阵

编程使用

输入处理-指定基于样本或基于帧的处理作为通道的元素(基于示例)(默认)|列作为通道(基于帧)

编程使用

输出数据类型-输出数据类型布尔(默认)|uint8

编程使用

模型的例子

用检测增加块检测增加的信号值

块特征

扩展功能

C/ c++代码生成使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

PLC代码生成使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换使用定点设计器设计和模拟定点系统。

版本历史

另请参阅

`Port_1`-输入信号
标量|向量|矩阵

`Port_1`-输出信号
标量|向量|矩阵

`初始条件`-先前输入的初始条件
`0．0`(默认)|标量|向量|矩阵

`输入处理`-指定基于样本或基于帧的处理
`作为通道的元素(基于示例)`(默认)|`列作为通道(基于帧)`

`输出数据类型`-输出数据类型
`布尔`(默认)|`uint8`

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

PLC代码生成
使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换
使用定点设计器设计和模拟定点系统。