点积

生成两个向量的点积

展开全部页面

库:
金宝appSimulink /数学运算
HDL编码器/数学运算

描述

的点积Block生成输入向量的点积。标量输出，y，等于MATLAB^®操作

Y = sum(conj(u1) .* u2)

在哪里u1而且u2表示输入向量。输入可以是向量、列向量(单列矩阵)或标量。如果两个输入都是向量或列向量，它们的长度必须相同。如果u1而且u2都是列向量，该块输出等价于MATLAB表达式u1’* u2．

输入向量的元素可以是实值信号也可以是复值信号。输出的信号类型(复数或实数)取决于输入的信号类型。

输入1	输入2	输出
真正的	真正的	真正的
真正的	复杂的	复杂的
复杂的	真正的	复杂的
复杂的	复杂的	复杂的

港口

输入

全部展开

`Port_1`-第一个操作数输入信号
标量|向量

表示点积计算的第一个操作数的信号。

数据类型:单|双|一半|int8|int16|int32|int64|uint8|uint16|uint32|uint64|不动点

`Port_2`-第二操作数输入信号
标量|向量

表示点积计算的第二个操作数的信号。

数据类型:单|双|一半|int8|int16|int32|int64|uint8|uint16|uint32|uint64|不动点

输出

全部展开

`Port_1`-点积输出信号
标量|向量

由两个输入信号的点积计算得到的输出信号。

数据类型:单|双|一半|int8|int16|int32|int64|uint8|uint16|uint32|uint64|不动点

参数

全部展开

`要求所有输入具有相同的数据类型`—要求所有输入具有相同的数据类型
`在`(默认)|`从`

清除此复选框可使所有输入具有不同的数据类型。

编程使用

块参数：InputSameDT

类型:字符向量

值：“上”|“关闭”

默认的：“上”

`输出最小`-范围检查的最小输出值
`［］`(默认)|标量

Simulink输出范围的较低值金宝app^®检查。

金宝appSimulink使用最小值来执行:

参数范围检查(参见指定块参数的最小值和最大值)。
模拟范围检查(见指定信号范围而且启用模拟距离检查）.
自动缩放定点数据类型。
优化从模型生成的代码。这种优化可以删除算法代码，并影响某些模拟模式(如SIL或外部模式)的结果。有关更多信息，请参见使用指定的最小值和最大值进行优化(嵌入式编码)．

请注意

输出最小不饱和或剪辑实际输出信号。使用饱和块来代替。

编程使用

块参数：OutMin

类型:字符向量

值：“[]”|标量

默认的：“[]”

`输出最大`—范围检查的最大输出值
`［］`(默认)|标量

将Simulink检查的输出范围的上限指定为有限、实、双精度标量值。金宝app

请注意

如果指定总线对象作为此块的数据类型，则不要设置该块上总线数据的最大值。金宝appSimulink忽略此设置。相反，为指定为数据类型的总线对象的总线元素设置最大值。有关总线元素的Maximum参数的信息，请参见金宝app仿真软件。BusElement．

金宝appSimulink使用最大值执行:

参数范围检查(参见指定块参数的最小值和最大值)。
模拟范围检查(见指定信号范围而且启用模拟距离检查）.
自动缩放定点数据类型。
优化从模型生成的代码。这种优化可以删除算法代码，并影响某些模拟模式(如SIL或外部模式)的结果。有关更多信息，请参见使用指定的最小值和最大值进行优化(嵌入式编码)．

请注意

输出最大不饱和或剪辑实际输出信号。使用饱和块来代替。

编程使用

块参数：OutMax

类型:字符向量

值:标量

默认的：“[]”

`输出数据类型`—输入输出数据类型
`继承:通过内部规则继承`(默认)|`继承:通过反向传播继承`|`继承:与第一次输入相同`|`双`|`单`|`一半`|`int8`|`uint8`|`int16`|`uint16`|`int32`|`uint32`|`int64`|`uint64`|`fixdt (16)`|`fixdt (1 16 0)`|`fixdt(1, 16日2 ^ 0,0)`|`<数据类型表达式>`

选择输出的数据类型。类型可以被继承、直接指定或表示为数据类型对象，例如金宝app仿真软件。NumericType．有关更多信息，请参见控制信号的数据类型．

当你选择一个继承的选项时，块的行为如下:

继承:通过内部规则继承Si金宝appmulink选择一种数据类型来平衡数值精度、性能和生成的代码大小，同时考虑嵌入式目标硬件的属性。如果更改嵌入式目标设置，则内部规则选择的数据类型可能会更改。例如，如果块乘以类型的输入int8通过增加int16而且ASIC / FPGA指定为目标硬件类型时，输出数据类型为sfix24．如果未指定(假设32位通用)，换句话说，一个通用的32位微处理器，被指定为目标硬件，输出数据类型为int32．如果目标微处理器提供的字长都不能满足输出范围，Simulink软件将在诊断查看器中显示错误。金宝app
软件并不总是能够同时优化代码效率和数值精度。如果内部规则不能满足您对数值精度或性能的特定需求，请使用以下选项之一:
- 显式地指定输出数据类型。
- 使用简单的选择Inherit:与input相同．
- 显式地指定默认数据类型，例如fixdt(1, 32岁,16)然后使用定点工具为你的模型提出数据类型。有关更多信息，请参见fxptdlg(定点设计师)．
- 要指定自己的继承规则，请使用继承:通过反向传播继承然后使用数据类型传播块。如何使用此块的示例可在Signal Attributes库中找到数据类型传播示例块。
请注意

当输入是小于单个精度的浮点数据类型时，继承:通过内部规则继承的设置继承小于单个精度的浮点输出类型配置参数。当编码数据类型所需的位数小于编码单精度数据类型所需的32位时，数据类型小于单精度数据类型。例如,一半而且int16均小于单精度。
继承:通过反向传播继承—使用驱动块的数据类型。
继承:与第一次输入相同-使用第一个输入信号的数据类型。

编程使用

块参数：OutDataTypeStr

类型:字符向量

默认的：“继承:通过内部规则继承”

`锁定输出数据类型设置，防止由定点工具更改`—防止定点工具覆盖数据类型
`从`(默认)|`在`

选择以锁定此块的输出数据类型设置，防止由定点工具和定点顾问进行更改。有关更多信息，请参见使用锁输出数据类型设置(定点设计师)．

编程使用

块参数：LockScale

类型:字符向量

值：“关闭”|“上”

默认的：“关闭”

`整数舍入模式`-舍入模式的定点操作
`地板上`(默认)|`天花板`|`收敛`|`最近的`|`轮`|`简单的`|`零`

为定点操作指定舍入模式。有关更多信息，请参见舍入(定点设计师)．

块参数总是舍入到最接近的可表示值。要控制块参数的舍入，请使用MATLAB舍入函数在mask字段中输入表达式。

编程使用

块参数:RndMeth

类型:特征向量

价值观:“天花板”|“收敛”|“地板”|“最近”|“圆”|“最简单”|“零”

默认值:“地板”

`饱和整数溢出`-溢出动作方式
`从`(默认)|`在`

指定溢出是饱和还是包裹。

从-溢出包装为数据类型可以表示的适当值。
例如，数字130不适合有符号的8位整数，它被换行为-126。
在—溢出饱和到数据类型可以表示的最小值或最大值。
例如，与有符号8位整数相关的溢出可以饱和到-128或127。

提示

当您的模型有可能溢出，并且您想要在生成的代码中显式的饱和保护时，请考虑选择此复选框。
当您希望优化生成代码的效率时，请考虑取消此复选框。
清除此复选框还有助于避免过度指定块如何处理超出范围的信号。有关更多信息，请参见排除信号范围错误．
选中此复选框后，饱和将应用于块上的每个内部操作，而不仅仅是输出或结果。
通常，代码生成过程可以检测不可能出现溢出的情况。在这种情况下，代码生成器不会产生饱和代码。

编程使用

块参数:SaturateOnIntegerOverflow

类型:特征向量

价值观:'off' | 'on'

默认值:“关闭”

模型的例子

可变大小信号长度自适应

显示如何随时间改变信号长度的模型。

开放模式

多模变大小信号

如何使用不同的操作模式来对应不同的信号大小。

开放模式

块特征

数据类型	`布尔`\|`双`\|`不动点`\|`一半`\|`整数`\|`单`
直接引线	`是的`
多维信号	`是的`
适应信号	`没有`
讨论二阶导数过零检测	`没有`

扩展功能

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。

高密度脂蛋白架构

体系结构	描述
`线性`(默认)	生成一个线性加法器链来计算乘积的和。下载188bet金宝搏
`树`	生成加法器的树状结构来计算乘积的和。下载188bet金宝搏

HDL块属性

一般
InputPipeline	要在生成的代码中插入的输入管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要在生成的代码中插入的输出管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见OutputPipeline(高密度脂蛋白编码器)．
ConstrainedOutputPipeline	通过在设计中移动现有延迟来放置在输出端的寄存器数量。分布式管道不会重新分发这些寄存器。默认为`0`．详情请参见ConstrainedOutputPipeline(高密度脂蛋白编码器)．

本机浮点数
HandleDenormals	指定是否希望HDL Coder插入额外的逻辑以在设计中处理非正常数字。非正数是指大小小于尾数中无需前导零即可表示的最小浮点数的数。默认为`继承`．另请参阅HandleDenormals(高密度脂蛋白编码器)．
LatencyStrategy	指定是否将设计中的块映射到`继承`，`马克斯`，`最小值`,或`零`对于浮点运算符。默认为`继承`．另请参阅LatencyStrategy(高密度脂蛋白编码器)．
MantissaMultiplyStrategy	指定如何在代码生成期间实现尾数乘法操作。通过不同的设置，可以控制目标FPGA设备上DSP的使用情况。默认为`继承`．另请参阅MantissaMultiplyStrategy(高密度脂蛋白编码器)．

点积

描述

港口