内存
输出上一个时间步长的输入
- 库:
金宝appSimulink / Discrete
HDL编码器/离散
描述
的内存块通过一个主要的集成时间步骤保持并延迟其输入。当放置在迭代器子系统中时,它会保留并延迟一次迭代的输入。该块接受连续和离散信号。该块接受一个输入并生成一个输出。每个信号可以是标量、矢量、矩阵或N-D数组。如果输入是非标量,则块保留并将输入的所有元素延迟相同的时间步长。
属性指定第一次步骤的块输出初始条件参数。仔细选择这个参数可以尽量减少不必要的输出行为。但不能指定采样时间。此块的采样时间取决于所使用的求解器的类型,或者您可以指定继承它。的继承采样时间参数确定是继承采样时间还是基于求解器。
提示
当这两个条件都为真时,避免使用内存块:
你的模型使用可变步长求解器
ode15s
或ode113
.在模拟过程中,块的输入会发生变化。
当内存块继承一个离散采样时间时,该块类似于单位延迟块。但是,内存块不支持状态日志记录。金宝app如果需要记录最终状态,请使用单位延迟块来代替。
与同类块的比较
的内存,单位延迟,零级举行块提供类似的功能,但具有不同的功能。此外,每个块的用途是不同的。
下表显示了每个块的推荐使用量。
块 | 街区的用途 | 参考例子 |
---|---|---|
单位延迟 | 使用指定的离散采样时间实现延迟。该模块接收和输出具有离散采样时间的信号。 |
|
内存 | 实现一个主要集成时间步骤的延迟。理想情况下,该块接受连续的(或固定在小时间步长的)信号,并输出固定在小时间步长的信号。 |
|
零级举行 | 将具有连续采样时间的输入信号转换为具有离散采样时间的输出信号。 |
每个块具有以下功能。
能力 | 内存 | 单位延迟 | 零级举行 |
---|---|---|---|
初始条件规范 | 是的 | 是的 | 不能,因为t = 0时刻的块输出必须与输入值匹配。 |
取样时间规范 | 不能,因为该块只能从驱动块或用于整个模型的求解器继承采样时间。 | 是的 | 是的 |
金宝app支持基于帧的信号 | 没有 | 是的 | 是的 |
金宝app支持状态日志记录 | 没有 | 是的 | 没有 |
总线支持金宝app
的内存Block是一个支持总线的块。输入可以是虚拟或非虚拟总线信号,但受以下限制:
初始条件必须为零、非零标量或有限数值结构。
如果初始条件是零还是一个结构,你指定了国家的名字,输入不能是虚拟总线。
如果初始条件是非零标量,不能指定国家的名字.
有关指定初始条件结构的信息,请参见指定总线元素的初始条件.
a的非虚拟总线上的所有信号内存块必须具有相同的采样时间,即使相关总线对象的元素指定了继承的采样时间。你可以使用率转换块更改单个信号或总线上所有信号的采样时间。看到修改非虚拟总线的采样时间而且Bus-Capable块获取更多信息。
可以使用总线数组作为a的输入信号内存块。您可以指定初始条件参数:
的值
0
.在这种情况下,总线数组中的所有单独信号都使用初始值0
.一种结构数组,为总线数组中的每个单独信号指定初始条件。
为总线类型定义的每个元素指定初始条件的单个标量结构。使用此技术可以为数组中的每个总线指定相同的初始条件。
有关定义和使用总线数组的详细信息,请参见将非虚拟总线分组到总线阵列中.
港口
输入
输出
参数
块特征
数据类型 |
|
直接引线 |
|
多维信号 |
|
适应信号 |
|
讨论二阶导数过零检测 |
|