否定输入- Simulink 金宝app- MathWorks España - 金宝app,下载188bet金宝搏,金宝搏官方网站

库:
金宝appSimulink /数学运算
HDL编码器/ HDL浮点运算
HDL编码器/数学运算

港口

输入

全部展开

`Port_1`-拒绝信号
标量|向量|矩阵| N-D数组

输入信号，指定为标量、矢量、矩阵或N-D数组。

数据类型:一半|单|双|int8|int16|int32|int64|不动点

输出

全部展开

`Port_1`-输入信号的负
标量|向量|矩阵| N-D数组

对输入信号求负。输出具有与输入相同的数据类型和维度。

数据类型:一半|单|双|int8|int16|int32|int64|不动点

参数

全部展开

`饱和整数溢出`-溢出动作方式
`从`(默认)|`在`

选择以使整数溢出饱和。否则，溢出将被包裹。

选中此复选框后，饱和将应用于块上的每个内部操作，而不仅仅是输出或结果。通常，代码生成过程可以检测不可能出现溢出的情况。在这种情况下，代码生成器不会产生饱和代码。

对于带符号整型数据类型，最负值的一元减号不能由数据类型表示。在这种情况下，饱和整数溢出复选框控制块的行为:

参数设置	块的行为	例子
饱和整数溢出＝`在`	值饱和到整数数据类型的最正值	对于8位有符号整数，-128映射到127。对于16位有符号整数，-32768映射到32767。对于32位有符号整数，-2147483648映射到2147483647。
饱和整数溢出＝`从`	值自动换行到整型数据类型中最负的值	对于8位有符号整数，-128保持-128。对于16位有符号整数，-32768仍然是-32768。对于32位有符号整数，-2147483648保留为-2147483648。

编程使用

块参数:SaturateOnIntegerOverflow

类型:特征向量

价值观:'off' | 'on'

默认值:“关闭”

`样品时间`-采样时间值以外的`－1`
`－1`(默认)|标量|向量

将采样时间指定为其他值－1．有关更多信息，请参见指定采样时间．

依赖关系

此参数不可见，除非显式地设置为其他值－1．要了解更多信息，请参见不建议采样时间的块．

编程使用

块参数:SampleTime

类型:字符串标量或字符向量

默认值:“1”

模型的例子

矩阵输入的一元减号

计算输入矩阵的一元减号。

开放模式

块特征

数据类型	`双`\|`不动点^一个`\|`一半`\|`整数^一个`\|`单`
直接引线	`是的`
多维信号	`是的`
适应信号	`没有`
讨论二阶导数过零检测	`没有`
^一个此块仅支持带符号的定点数据类型。金宝app

扩展功能

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。

高密度脂蛋白架构

这个块有一个默认的HDL架构。

HDL块属性

ConstrainedOutputPipeline	通过在设计中移动现有延迟来放置在输出端的寄存器数量。分布式管道不会重新分发这些寄存器。默认为`0`．详情请参见ConstrainedOutputPipeline(高密度脂蛋白编码器)．
InputPipeline	要在生成的代码中插入的输入管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要在生成的代码中插入的输出管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见OutputPipeline(高密度脂蛋白编码器)．

复杂数据支持金宝app

此块支持复杂信号的代码金宝app生成。

PLC代码生成
使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换
使用定点设计器设计和模拟定点系统。

此块仅支持带符号的定点数据类型。金宝app

版本历史

R2006a之前介绍

另请参阅

uminus

主题

运算符优先级

一元-

描述

港口

输入

`Port_1`-拒绝信号
标量|向量|矩阵| N-D数组

输出

`Port_1`-输入信号的负
标量|向量|矩阵| N-D数组

参数

`饱和整数溢出`-溢出动作方式
`从`(默认)|`在`

编程使用

`样品时间`-采样时间值以外的`－1`
`－1`(默认)|标量|向量

依赖关系

编程使用

模型的例子

矩阵输入的一元减号

块特征

扩展功能

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

PLC代码生成
使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换
使用定点设计器设计和模拟定点系统。

版本历史

另请参阅

主题

一元-

描述

港口

输入

Port_1-拒绝信号标量|向量|矩阵| N-D数组

输出

Port_1-输入信号的负标量|向量|矩阵| N-D数组

参数

饱和整数溢出-溢出动作方式从(默认)|在

编程使用

样品时间-采样时间值以外的－1－1(默认)|标量|向量

依赖关系

编程使用

模型的例子

矩阵输入的一元减号

块特征

扩展功能

C/ c++代码生成使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

PLC代码生成使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换使用定点设计器设计和模拟定点系统。

版本历史

另请参阅

主题

`Port_1`-拒绝信号
标量|向量|矩阵| N-D数组

`Port_1`-输入信号的负
标量|向量|矩阵| N-D数组

`饱和整数溢出`-溢出动作方式
`从`(默认)|`在`

`样品时间`-采样时间值以外的`－1`
`－1`(默认)|标量|向量

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

PLC代码生成
使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换
使用定点设计器设计和模拟定点系统。