脉冲多普勒雷达使用Xilinx RFSoC设备

金宝app支持的硬件平台

设计任务

目标检测是雷达系统的重要组成部分。范围和多普勒估计提高检测能力。在这个例子中脉冲雷达检测移动目标的速度在特定范围。速度是由多普勒频移造成的移动目标。脉冲雷达识别目标的存在在给定的范围内,然后使用多普勒处理来确定目标的径向速度范围。你可以想象一个信号在range-Doppler域识别的目标之间的联系。有关更多信息,请参见Range-Doppler响应(相控阵系统工具箱)脉冲雷达系统。查看range-response地图,看到phased.RangeDopplerScope(相控阵系统工具箱)系统对象。

在这个例子中,设计的任务是模型的完整range-Doppler处理系统组成的发射机,接收机和雷达目标模拟器的仿真软件,实现系统RFSoC设备上。金宝app

的发射机range-Doppler处理生成一个脉冲线性调频(lem),通过一个DAC信道传输。目标模拟器接收雷达波形,修改信号来模拟一个或多个目标在给定的范围和速度,和重新传输信号。接收机接收到的目标模拟信号和应用范围和多普勒处理提取范围和速度信息。在这个例子中,使用匹配滤波器提取范围使用FFT和速度。

系统规范

以下是系统规格:

下面的图显示了脉冲多普勒雷达系统的实现框图。

设计采用SoC Blockset

创建SoC模型soc_range_doppler_top作为顶级模型并设置硬件板Xilinx Zynq UltraScale + RFSoC ZCU111评估工具。这个模型包括FPGA模型soc_range_doppler_fpga和处理器模型soc_range_doppler_proc,实例化模型引用。顶部模型还包括AXI4-Stream软件块共享FPGA之间的外部存储器和处理器。

open_system (“soc_range_doppler_top”)

close_system (“soc_range_doppler_top”)

射频数据转换器配置

RFSoC设备有一个射频数据转换器硬件IP连接到可编程逻辑,需要配置为每个应用程序的需求。SoC Blockset提供一个射频数据转换器(RFDC)块在仿真软件,它提供了一个接口Xilinx射频数据转换器IP金宝app。这一块使您能够配置Xilinx的ADC和DAC设置射频数据转换器IP和模拟可编程逻辑接口转换器。

以满足系统需求的200兆赫雷达信号带宽,设计和设置射频数据转换器块配置遵循这些步骤。

1。选择大量毁灭因素和ADC采样率基于信号带宽。

2。选择2样品/时钟,FPGA时钟频率为125 MHz。FPGA时钟频率计算Fs/ (Dx样品每个时钟)= 2000 / (8 x 2) = 125 MHz。

3所示。选择接收机中频(IF)为500 MHz。

配置射频数据转换器块根据这些值。设置NCO DAC和ADC搅拌机0.5 GHz的频率和采样率2000 m / s的ADC和DAC。你必须设置的值插值模式(xN),大量毁灭模式(xN),样品每个时钟周期参数,有效的FPGA时钟频率算法是可取的值对于这个示例,这是125 MHz。这个值是计算并显示在块面具流时钟频率(MHz)参数后单击应用。设置大量毁灭模式(xN)参数8大批杀害后,这样有效的采样率250名议员。时钟频率为125 MHz,DAC选项卡,设置样品每个时钟周期参数2。类似地,组插值模式(xN)参数8和样品每个时钟周期参数2。这些设置暗示的流的时钟频率2000 / (8 x 2) = 125 MHz。

ZCU111评估板提供了一个XM500八路回送卡。这张卡有两个ADC和DAC两个单端通道(ADC224_T0_CH0, ADC224_T0_CH1 DAC229_T1_CH2, DAC229_T1_CH3)支持所选如果500 MHz的频率。金宝app设置射频接口参数定制。然后,选择这些特定的渠道:ADC1和ADC2在ADC选项卡,DAC7和DAC8在DAC选项卡,如下图所示。

硬件逻辑设计

FPGA模型soc_range_doppler_fpga包含两个子系统:距离多普勒Tx-Rx和雷达目标模拟器。的雷达目标模拟器子系统作为一个真正的目标。

open_system (“soc_range_doppler_fpga”)

close_system (“soc_range_doppler_fpga”)

在距离多普勒Tx-Rx子系统,生成TX信号块生成脉冲线性调频信号和传输信号通过DAC7接口的传输路径。在接收路径,ADC接口接收样品并执行范围的匹配滤波处理,其次是汉明窗口多普勒处理的第一步。DMA接口发送剩余的估计范围垃圾箱处理器多普勒处理通过内存。系统控制器同步块雷达收发流程。

的雷达目标模拟器通过AXI4-Lite子系统接收来自处理器模拟器配置寄存器。这个子系统接收信号通过ADC1接口和模拟传输延迟,多普勒频移,自由空间路径损耗的目标根据配置集。该模拟目标数据通过DAC8转播的接口从目标反射回来的信号。

处理器逻辑设计

软件特色功能跨四个任务,你可以使用任务管理器配置块。

1。baseRateTask

2。dataReadTask

3所示。udpRxTask

4所示。radarTargetUpdateTask

open_system (“soc_range_doppler_proc”)

close_system (“soc_range_doppler_proc”)

模拟

确认基本操作,运行模型,观察估计范围和速度移动目标的多普勒反应和检测范围地图绘制。多普勒响应范围显示每个范围的功率和速度。检测地图显示了结果的二维恒虚警率(CFAR)检测和density-based空间聚类的应用程序与噪声(DBSCAN)集群range-Doppler响应中提取不同的目标和他们的估计范围和速度。这种检测处理是在MATLAB®主机来完成的。

实现和硬件上运行

硬件设置

连接上的SMA连接器XM500变压器卡完成ADC和DAC渠道之间的回路,根据这个表和图的连接。

实现SoC委员会支持的模型,使用金宝appSoC建设者工具。确保硬件板被设置为Xilinx Zynq UltraScale + RFSoC ZCU111评估工具在系统芯片仿真软件将来发布的标签金宝app。

打开SoC建设者,点击配置、构建和部署。后SoC建设者工具打开时,遵循这些步骤。

FPGA合成往往超过30分钟才能完成。为了节省时间,您可以使用所提供的pregenerated比特流遵循这些步骤。

拷贝文件(fullfile (matlabshared.sup金宝appportpkg.getSupportPackageRoot,…“工具箱”,“soc”,“金宝appsupportpackages”,“xilinxsoc”,“xilinxsocexamples”,…“比特流”,“soc_range_doppler_top-XilinxZynqUltraScale_RFSoCZCU111EvaluationKit.bit”),”。/ soc_prj ');

点击加载并运行加载pregenerated比特流和SoC董事会运行模型。有些文件被加载后,打开生成的软件模型。

通过点击运行模型在外部模式监视和优化。模型的硬件上运行后,运行soc_rangedoppler_host_run_CPI脚本。确保正确的硬件板脚本中指定的IP地址。

多普勒反应和检测范围映射图显示,估计范围和移动目标的速度。

你可以尝试不同的范围和速度输入通过更新目标模拟器的配置信息soc_rangedoppler_host_run_CPI脚本。这个例子可以模仿四个目标。你也可以尝试配置四个目标通过更新目标模拟器配置脚本并运行它。

结论

这个例子展示了如何将脉冲多普勒雷达系统集成在Xilinx ZCU111评估板使用SoC Blockset产品以及如何验证仿真和硬件的设计。实现移动目标的距离和速度估计,它通过模拟目标模拟器系统中内置的。