主要内容
视觉HDL工具箱
为fpga和asic设计图像处理、视频和计算机视觉系统
Vision HDL Toolbox™为fpga和asic上的视觉系统的设计和实现提供像素流算法。它提供了一个支持多种接口类型、帧大小和帧速率的设计框架。金宝app工具箱中的图像处理、视频和计算机视觉算法使用适合于HDL实现的架构。
工具箱算法被设计成在VHDL中生成可读的、可合成的代码®和Verilog®(高密度脂蛋白编码器™)。生成的HDL代码是fpga证明的帧大小高达8k分辨率和高帧率(HFR)视频。
工具箱功能可用MATLAB®系统对象和Simulink金宝app®块。
开始
学习视觉HDL工具箱的基础知识
视频格式和界面
转换基于帧的视频和像素流
HDL-Optimized算法设计
选择块或系统对象用于流媒体视频处理
HDL代码生成和部署
使用HDL编码器生成HDL代码，使用HDL验证器™验证，使用硬件支持包原型金宝app
视觉HDL工具箱支持的硬件金宝app
金宝app支持第三方硬件，如Xilinx®Zynq®与FMC HDMI CAM
你也可以从以下列表中选择一个网站:
