深度学习HDL工具箱
在FPGA和SoC上实现了深度学习的原型
Deep Learning HDL Toolbox™比例函数y herramientas para prototipar e implementes redes Deep Learning en FPGA和SoC。Ofrece flujos de bits prediseñados para ejecutar diversity redes deep learning en dispositivos FPGA y SoC soportados de Xilinx®e英特尔®．Las herramientas de análisis y estimación允许个性化的深度学习中位数exploración de tradeoffs de diseño, rendimiento y utilización de recursos。
深度学习HDL工具箱允许个性化implementación的硬件支持深度学习通用código Verilog®y硬件描述语言(VHDL)®portátil y sintetizable para el despliegue en cualquier FPGA (con HDL Coder™y S金宝appimulink)®)．
Mas给:
Compilacion y despliegue
将深度学习的教程与深度学习程序deberá结合起来编写。在FPGA中实现这些，然后弹出predicción mientras捕获，然后métricas de rendimiento reales en el dispositivo。
Compilación y despliegue de una red YOLO v2。
Introducción a las secuencias de bits prediseñadas
原型sured sin programación de FPGA利用los flujos de disponibles para kits de desarrollo de FPGA de so惯常。
Creación de una red para su despliegue
Comience利用深度学习工具箱diseñar, entrenar y analizar su de Deep Learning para tareas tales como detección o clasificación de objetos。También很重要的一点是，我们要做的是把马科斯·德·特拉巴霍的名字写下来。
现场可编程门
你要去红色的餐厅，我要去部署对FPGA进行深度学习处理和以太网接口JTAG的编程。一个continuación，我是突击队编译我们有必要对FPGA进行重新编程。
利用MATLAB对接口进行配置，对FPGA进行编译。
Ejecución de inferencias basadas en FPGA como parte su aplicación de MATLAB
Ejecute toda su aplicación en MATLAB®，包括pruebas banco de pruebas, pre - procesamiento和posprocesamiento的算法，以及FPGA中深度学习的推论。一个MATLAB的独行侠，预测，在FPGA中实现推理，并在MATLAB中实现结果。
Ejecución应用MATLAB在FPGA中实现深度学习的推理。
Análisis对FPGA进行推理
在我们的FPGA中，我们可以预见到，在我们的FPGA中，我们可以预见到，在我们的FPGA中。
Análisis基于MATLAB和FPGA的深度学习推理。
请修改diseño
Usando las métricas de análisis，调整la configuración de su red con深度学习工具箱。请使用深层网络设计师为我们消除新的障碍。
Cuantización de深度学习
Reduzca la utilización de recursos cuantizando su deep learning en representación de punto fijo。我们可以在precisión y utilización的模型量化库中进行权衡。
Configuración personalizada del procesador de deep learning
具体的硬件设计方案和深度学习处理器的实现方案，可参见número的并行子程序或tamaño máximo的una capa。
Generación de RTL sintetizable
使用HDL Coder，将深度学习的处理程序与我们的应用程序相结合，并将其应用于implementación。Reutilice el mismo procesue de deep learning para to despliegue en titipos y en producción。
Generación de RTL sintetizable desde el procesador de deep learning。
Generación de núcleos IP para realar la integración
Cuando HDL Coder genera RTL desde el procesador de deep learning, también genera un núcleo IP con interfaces AXI estándar para la integración en su diseño de reference cia de SoC。
硬件平台的接口和硬件之间的相互作用在E/S和接口之间。
