Calendario de cursos

Requisitos previos

金宝appSimulink para Modelado de Sistemas Dinámicos（O.金宝appSimulink Paradiseñode sistemas deautomociónO.金宝appSimulink para Diseño de Sistemas aerospacaciales）.符合programación和HDL。

ProgramAcióndeoCZynq de Xilinx Con Matlab Y Simu金宝applink

Este Curso de dosdíasse centra en desarrollar y configurar modelos en En En El Ento金宝apprno Simulink^®y desplegarlo en la plataforma xilinx^®Zynq.^®-7000。El CursoEstáOryadoa usuarios de simuli金宝appnk quequieran Quieran，Validar Y DisplegarCódigoembebido yCódigoHDLPara代码赛ñode软件/硬件eMando嵌入式编码器^®Y HDL编码器^™。

Temas包含：

Vista General de Zynq Y Entouno deConfiguración
介绍嵌入式编码器Y HDL编码器
Generacióndebloquesde propiedad intelectual（ip核心）y su despliegue
Uso de la interfaz AXI4
VerificAciónde处理器 - 循环
Interfaz de Datos EN UNA APLICACIONEN EN TIEMPO REAL
IntegracióndeControwadoresde Discositivos
Diseno

ver esquema detallado del curso

Prerrequisitos

Día1de 2
Vista General de Zynq Y Entouno deConfiguración	Objetivo:Configurar La PlataForma Zynq-7000 Y El Entorno de Matlab。 Vista General de Zynq-7000 ConfiguracióndeLaplataFormaY Software Zynq Configuración del entorno MATLAB Comprobación de la conexión al硬件Zynq
介绍嵌入式编码器Y HDL编码器	Objetivo:在Simulink的模型中配置generación金宝app de código embido e interpretar el código generado eficazmente。 Arquitectura de UnaAplicaciónnmebida FensacióndeCódigoert módulosdecódigo Estructuras de Datos En ElCódigoWenerado ConfiguracióndeNoModelo de Sim金宝appulink ParaGeneracióndeCódigoHDL USO Del HDL工作流程顾问
Generacióndebloquesde propiedad intelectual（ip核心）y su despliegue	Objetivo:USO DE HDL工作流程顾问Para Configurar Un Modelo De Simulink，Gen金宝apperar Y CrearCódigoHDL Y C，Y Desplegllos EN UNA PlataForma Zynq。 ConfiguracióndefiSimistemaparalógica可编程 ConfiguracióndelInterfaz del Target yperiféricos GeneracióndeBloquesde Propiedad Intelectual EIntegraciónConSDK Creación y despliegue del bitstream FPGA Fensaciónydespliegue de Un Modelo de Interfaz de软件 ajuste deparámetros配置外部模式
USO de la Interfaz Axi4	Objetivo:USO DE VARIAS Interfaces AXI Para LaComunicacióndeatosentre el sistema deprocesamientoylógica可编程。 Interfaz Axi. aplicaciones de axi4-lite Uso de AXI4-Stream deligoiones del rendimiento de axi4
Verificación处理器 - 循环	Objetivo:USO De Processor-in-Loop Verificar El Algoritmo Que SeEstéejecutando Sobre La Platraforma Zynq Y Perfali·埃米普·deejecuciónntualgoritmo enproducción。回路中处理器(PIL)清醒Zynq VerificaciónILCONUN MOLUDEO REFERECIADO Ejecución del código perfilando con PIL Consideraciones公益诉讼

Día2de 2
Interfaz de Datos EN UNA APLICACIONEN EN TIEMPO REAL	Objetivo:我们可以使用interfaz UDP将数据传输到Simulink或aplicación ejecutá金宝appndose上的平台上。 Vista General de La Interfaz de Datos configuracióndelosbloques udp para latransmisióndeatos sincronizacióndeatosentre simu金宝applink y zynq DikeAciones de la Interfaz de Datos
IntegracióndeControwadoresde Discositivos	Objetivo:DesArrollar Interfaces de Controladores de Discositivos Para IntegrarPeriféricosen Sistemas de Procesado。他们都是性格控制者 UtilizaCiónde遗留代码工具 Interfaz GPIO. Compilación cruzada de los controladores
Diseño de Referencia Personalizado	Objetivo:您的注册地址为:diseños de reference。动机是可以参照的 Creaciónde联合国IP可重复使用Para Vivado Diseñodeferencia Perserfuilatar联合国Diseñodeferencia 请将手鼓和个人资料登记在diseño上

Garantizado

Cuando Se Inscriba en Alguno de Estos Cursos，TendráLaSeguridadde Que NoSeránCompenadosNi SeCambiaránLasFechasPorNingúnMotivo。

calendario de cursos de matlab y 金宝appsimulink

Actualmente没有干草粘合剂Programadas Para Este Curso。