Programación de SoC de Xilinx Zynq con MATLAB y 金宝appSimulink
Vea los horarios e inscríbasecurso细节
Este curso práctico de dos días se centra en el desarrollo y la configuración de modelos en 金宝appSimulink®y su implementación en todos los SoC programables de Xilinx®Zynq®-7000年。Este curso está diseñado para los usuarios de 金宝appSimulink cuya intención sea generar, validar e implementar código embedbido y código HDL para codiseño de software y hardware con Embedded Coder®y HDL Coder™。
参与人的顺序和程序的顺序，程序的顺序和程序的顺序以及最终的顺序。
特马incluidos:
- Visión一般de la plataforma Zynq y configuración del entorno
- Introducción嵌入式编码器和HDL编码器
- Generación e implementación de núcleos IP
- Usar la interfaz AXI4
- Verificación循环中的处理器
- 国际数据联盟aplicación实时
- 积分控制
- Diseño个人参考
Día 1 de 4
Visión一般de la plataforma Zynq y configuración del entorno
Objetivo:配置平台Zynq-7000 y el entorno de MATLAB。
- Visión general de Zynq-7000
- 组态软件和平台Zynq
- MATLAB的配置函数
- 连接与硬件检验
Introducción嵌入式编码器和HDL编码器
Objetivo:配置los modelos de Simulink金宝app para la generación de código embido e interprete de manera eficaz el código generado。
- 建筑de una aplicación贪污
- 将军código ERT
- Módulos de código
- 数据结构código世代
- 配置un modelo de Simulink 金宝apppara generación de código HDL
- Usar HDL工作流顾问
Generación e implementación de núcleos IP
Objetivo:使用HDL Workflow Advisor para configuration un modelo de金宝app Simulink，通用构造código HDL y C, e implementarlo en la plataforma Zynq。
- Configurar un subsistema para lógica可编程
- 命运界面配置periféricos
- 通用el núcleo de IP e integrarlo con SDK
- Crear e implementar el flujo de bits FPGA
- 通用实现模式接口软件
- Ajustar parámetros罪恶的外在
Usar la interfaz AXI4
Objetivo:使用可变接口AXI para la comunicación de datos entre el sistema de procesamiento y la lógica可编程。
- Visión将军de la interfaz AXI
- Aplicaciones AXI4-Lite
- 城市搜救AXI4-Stream
- 考虑者4
Verificación循环中的处理器
Objetivo:使用处理器在循环中对验证算法ejecución在平台上对验证算法ejecución在平台上对验证算法producción。
- 处理器在环(PIL) en Zynq
- Verificación del PIL con referencia de modelo
- Perfilado de ejecución de código con el PIL
- 体贴的人清醒的PIL
Día 2 de 4
国际数据联盟aplicación实时
Objetivo:使用la interfaz UDP para transr datos entre Simuli金宝appnk y la aplicación en tiempo real que se ejecuta en la plataforma Zynq。
- Visión数据国际通则
- 配置块UDP参数transmisión de datos
- Sincronizar datos entre 金宝appSimulink y Zynq
- Interfaz de datos con AXI Stream
- Partición de diseños
- 考虑到数据的重要性
积分控制
Objetivo:Desarrolle界面，控制界面，配置界面，对积分periféricos，处理系统。
- 在旋转控制装置上的失误
- Usar la herramienta de código遗传
- GPIO接口
- Controladores de dispositivos de compilación cruzada
Diseño个人参考
Objetivo:Cree y empaquete IP可重复利用para Vivado y注册场所personalizadas y diseños参考。
- 动机para un diseño个人参照
- Crear IP可重用para Vivado
- Visión一般德尔diseño参考
- Personalizar un diseño de referencia
- 注册商una placa y un diseño个人参考
Día 3 de 4
国际数据联盟aplicación实时
Objetivo:使用la interfaz UDP para transr datos entre Simuli金宝appnk y la aplicación en tiempo real que se ejecuta en la plataforma Zynq。
- Visión数据国际通则
- 配置块UDP参数transmisión de datos
- Sincronizar datos entre 金宝appSimulink y Zynq
- Interfaz de datos con AXI Stream
- Partición de diseños
- 考虑到数据的重要性
积分控制
Objetivo:Desarrolle界面，控制界面，配置界面，对积分periféricos，处理系统。
- 在旋转控制装置上的失误
- Usar la herramienta de código遗传
- GPIO接口
- Controladores de dispositivos de compilación cruzada
Día 4 de 4 .
Diseño个人参考
Objetivo:Cree y empaquete IP可重复利用para Vivado y注册场所personalizadas y diseños参考。
- 动机para un diseño个人参照
- Crear IP可重用para Vivado
- Visión一般德尔diseño参考
- Personalizar un diseño de referencia
- 注册商una placa y un diseño个人参考
胆固醇:Intermedio
Prerrequisitos:
- Simulink基础金宝app(oSimulink参数应用基础a金宝apputomocióno航空航天仿真基础金宝app）
- Conocimiento de los lenguajes de programación C y HDL
Duracion:4媒体jornada
语言:英语
您也可以从以下列表中选择一个网站: