主要内容

生成测试工作台,使使用HDL代码覆盖率工作流顾问

高密度脂蛋白工作流的顾问将指导您完成阶段生成HDL代码模型金宝app®子系统和FPGA设计过程,如:

  • 检查HDL代码生成模型兼容性和自动修复不兼容的设置。

  • 代的HDL代码、试验台和脚本构建和运行代码和试验台。

  • 代cosimulation或SystemVerilog DPI测试长椅和代码覆盖率(需要高密度脂蛋白验证人™)。

  • 合成和时机通过集成与第三方综合分析工具。

  • Back-annotation模型的关键路径信息和其他信息在合成获得。

  • 选择FPGA开发成套自动化工作流目标设备,包括FPGA-in-the-loop模拟(需要高密度脂蛋白校验),和金宝app仿真软件实时™FPGA的I / O工作流。

高密度脂蛋白工作流顾问在不在金宝app仿真软件在线™。

选择试验台和代码覆盖选项生成使用高密度脂蛋白HDL代码从一个仿真软件模型工作流顾问:金宝app

  1. 执行的设置步骤从仿真软件模型HDL代码生成和FPGA合成金宝app。

  2. 在步骤3.1.4 HDL工作流的顾问,设置Testbench选项,选择试验台和代码覆盖率的选项试验台生成输出部分。编码器生成一个试验台和生成-运行脚本仿真工具你指定。如果你选择多个试验台选项,编码器生成一个试验台和脚本为每个类型的试验台。如果您选择HDL代码覆盖率,试验台脚本打开HDL代码生成的代码覆盖率。关于不同类型的测试的更多信息长椅,明白了选择一个试验台HDL代码生成。你选择你的试验台选项后,单击应用。

  3. 在步骤3.2中,生成和Testbench RTL代码中,选择生成测试工作台。点击应用,然后单击运行这个任务。子系统的编码器生成HDL代码,测试步中选择3.1.3长椅和脚本。

    • 如果你选择Cosimulation模型3.3,那么一步,验证与高密度脂蛋白Cosimulation出现在高密度脂蛋白工作流顾问。这个步骤自动运行生成的cosimulation模型。模型比较的结果高密度脂蛋白HDL代码运行在模拟器和仿真软件子系统的输出。金宝app

    • 如果你选择高密度脂蛋白试验台,编码器生成编译脚本,subsystemname_tb_compile运行脚本,subsystemname_tb_sim。脚本文件扩展名取决于你选择模拟器。例如,在命令行中导师图形®ModelSim®模拟器,改变hdl_prj hdlsrc /modelname文件夹和运行这些命令:

      做symmetric_fir_compile。做symmetric_fir_tb_compile。做symmetric_fir_tb_sim.do

    • 如果你选择SystemVerilog DPI试验台编码器生成一个脚本文件,subsystemname_dpi_tb,HDL代码编译和运行仿真试验台。脚本文件扩展名取决于你选择模拟器。例如,在命令行中导师图形ModelSim仿真器中,改变hdl_prj hdlsrc /modelname文件夹,运行这个命令:

      做symmetric_fir_dpi_tb.do

    • 如果你选择HDL代码覆盖率从运行,代码覆盖率报告任何试验台,包括cosimulation模型、保存hdl_prj \ hdlsrc \modelname\ covhtmlreport。

相关的话题