Serdes系统的基础
现代高速电子系统的特点是数据速度集成电路（ICS）增加。输入/输出性能仍然是限制高速系统整体性能的瓶颈。串行数据传输是通过铜电缆和短，中等和长长的光纤在印刷电路板上的计算机芯片之间快速传送大数据的最有效方式。
因此，许多系统现在聚合和序列化多个输入/输出（I / O）信号，以便以更高的数据速率，恢复和去序列地沿接收端恢复和去序列化各个信号的光纤和铜缆和PCB的传输。这些Serdes（序列化器/ DE-Serializer）实现采用额外的硅房地产，以便在非常高的数据速度下执行可靠的信号传输所需的复杂均衡。这种方法有助于最大限度地提高系统级别的吞吐量。
Serdes Design是一个复杂的迭代过程，通常以基线Serdes系统从展示设计方法的可行性开始。该系统还为串行通道和相关发射机（TX）和接收器（RX）均衡电路的不同部分建立预算。然后，在发送器和接收器中描述每个均衡滤波器的所需行为的数据，然后在行为模型中回报与模拟或测量的相关性。最后的步骤是实现训练算法和控制循环，该播放算法和控制循环将在启动期间并且不时需要迁移信道时的时间。
然后将SERDES系统编译为IBIS-AMI（输入/输出缓冲区信息规范 - 算法模型界面）模型。
Serdes系统有六个部分：
TX均衡 - 这成为发送器的IBIS-AMI DLL。
TX ABBAMOUT - 这成为变送器的模拟模型。它是TX的IBIS模型的一部分，通常由I-V和V-T特征曲线表示
。肠易激综合症file.Channel — This becomes the model of the physical channel, including the TX and RX package models.
RX Anamportout - 这成为了接收器的模拟模型。它是RX的IBIS模型的一部分，通常由I-V和V-T特性曲线表示
。肠易激综合症file.RX均衡 - 这成为接收器的IBIS-AMI DLL。
训练算法和控制回路——这些构成me the on-chip microcode that is executed inside of the chip during startup and when the channel needs to be retrained.
Related Topics
您还可以从以下列表中选择一个网站：