深度学习HDL工具箱
基于FPGA和SoC的深度学习原型déployer和réseaux
深度学习HDL工具箱™提出的功能和outtils原型et implémenter des réseaux de Deep Learning sur des cartes FPGA et SoC。La工具箱提供比特流prédéfinis pour exécuter une variété de réseaux de Deep Learning sur les cartes FPGA et SoC Xilinx®et英特尔®金宝appsupportees。我们将介绍和评估您对个性化和深度学习的渗透,并在设计、性能和资源利用方面进行探索。
Avec深度学习HDL工具箱,您的pouvez personnaliser l'Implementation hardware de votre réseau de Deep Learning,et générer du code Verilog®et VHDL®可移植的和synthétisable pour le déployer sur n ' import quel FPGA (avec HDL Coder™et Simulin金宝appk)®)
En savoir plus:
深度学习过程可编程
这个工具箱理解一个深度学习的过程,它包含一个卷积générique和一个函数entièrement connectées contrôlées,它包含一个逻辑。深度学习效果inférences basées在FPGA上的处理器为réseaux développés avec深度学习工具箱™. 在沙发和池塘中的沙发与池塘之间的交接处,应根据需要进行转移。
编辑与出版
Cielz VoTrE ReSeaAu Dethe SurvivEngin UntualDealDe'De'sCeleNo.E.S.E.现场可编程门阵列(FPGA)上的设计和工艺流程(réalizez des prédictions)向点菜式上的表演艺术收藏家兜售。
Débuter avec des bitstreams prédéfinis
Prototypez votre réseau sans programmation de FPGA avec les bitstreams disponibles pour les kits de développement FPGA les plus courants。
Création d'un réseau pour le déploiement
Currz Z Par利用工具深入学习工具箱倾注了CoueVoeR,CeTaNier-Net分析器VoTre ReSeaoude Dethe Dead Studio StudioDeCuffes。Vou-Pouvz ZealGalMeMeStimer-Par进口商UNR ReSaou-EncE.NeououDes沙发D'AutRes框架。
德沃特·雷肖酒店
Après avoir créé votre réseau entraîné,命令部署
将程序员、FPGA、avec、处理器、深度学习和接口以太网与JTAG结合起来。普伊斯突击队编译
pour générer un ensemble d'instructions pour votre réseau entraîné sans avoir à reprogrammer le FPGA。
基于FPGA和votre应用程序MATLAB的执行基础
Exécutez l'ensemble de votre在MATLAB中的应用®,在FPGA上包含测试平台,prétraitement和post-traitement算法,以及inférences深度学习算法。拉对MATLAB预测
这就足够让FPGA和renvoyer在生产环境中发挥作用了。
Profiler des inférences FPGA
您可以在réalisez des prédictions在FPGA中输入标识符,在étranglement中输入性能。
阿朱斯特·勒·杜雷肖设计酒店
您可以在réseau avec深度学习工具箱中使用métriques的配置文件。例如,Deep Network Designer pour ajouter ou suprippers des couches, créer de nouvelles connections。
深度学习的量化
优化资源的量化利用réseau de Deep Learning vers une représentation virgule fix。在précision和资源利用以及支持包模型量化库中分析折衷方案。金宝app
配置personnalisée du processseur de Deep Learning
在深入学习的过程中,硬件架构的选择是可行的,线程的名称是相同的。
Générer du RTL synthétisable
Utilisez HDL Coder pour générer du RTL synthétisable à partir du processor de Deep Learning pour une utilization dans différentes cartes et workflow d'implémentation。Réutilisez le même procseur de Deep Learning pour le prototype et le déploiement en production。
共济会主席
Lorsque HDL编码器génère le RTLéparter du processer de Deep Learning,I l génèreélénèeénèeéléléeéléeénèeélélélélélélélélélélé。