固定点设计师

Modéliser等优化器VOS算法Virgule Fixe et Virgule Flottante

Fixed-Point Designer™Offre Des Directs deDonnéesetdes dess entils Pour L'Optimization et l'Impluemation d'算法Virgule Fixe et Virgule Flottante Sur硬件Embarqué。IL Comprend des dendonnéesvergulefixe et virgule flottante,Ainsi que desparamètresnumériquesspéciquiquesàlala lafiques。Avec定点设计师,VousPouvezRéaliser联合仿真EN Virgule Fixe精确Au BitPrèsTouten租户Compte de la-mible。Vous Pouvez Alors Tester etDéboguerles effets de la Squarification yeme lesdébordementset les pertesdePrécisionAvantd'Impluxmenter Le Design Sur Du硬件。

固定点设计师提议DES OUTILS ET应用渗透物D'分析仪LES算法DoublePrécisionet de les Convertir en算法Virgule FlottantedeprécisionRéduiteou virgule fixe。des outils d'优化desélectionnerdesdonnéespedonnéespplépondreaux exigstenrépondreaux exuxt oneux ontrantes du硬件机。倒入UNEimilicémentation效果,vous pouvez remplacer les结构de Design Exigeant des Calculs复合物Par Des Patterns Optimaux Pour Du硬件,Comme Des Lookup TablesCompressées。

Vous PouvezGénérerduceet hdl de生产指令àpartir de VosSoleèlesen Virgule Flottante Ou Virgule Fixe。

EN Savoir Plus:

探索des类型dedonnées

探索données的类型和virgule flottante和virgule fix pour分析器的妥协在précision numérique。

Spécification en virgule fix

Spécifiez les propriétés virgule fix de votre design en功能de votre application来自于mots和mise à l'échelle en spécifiant我把两个点放置在同一个地方。Contrôlez les détails告诉我们的模式和débordement。

Spécifier联合国型deDonnéesVirguleFixe et兜售SesPropriéss,Comme Le Mode D'Arrondi。

模拟EN VIRGULE FLOTTANTE

Émulez le compportement du cible pour les nombres à virgule flottante dénormalisés, come le flush-to-zero, danans la simulation et la génération de code。在MATLAB中模拟données en virgule flottante précision limitée和données demi-précision fp16类型®ET 金宝appSimulink.®

仪表等可视化

Collectez des données de simulation et statistics avec une instrumentation automatile à l’échelle du modèle。Collectez des données de dynamicpour explorer和分析仪vos设计。利用可视化的优化votre设计和利用manière效能的资源硬件。

Viewiser La Domeyique des Signaux et LesDonnéesd'Timogrogme。

分析desDynamiquesDérivées

Dérivez给你们看的动态分析mathématique的设计和déterminez给你们看的动态分析extrêmes sans avoir à créer模拟实验用例。动态的利用dérivées可以让你保证你的设计empêche或gère让我们的设计有可能débordement。

Dériver设计动力的基础。

典型自动化desdonnées

Quantifiez et Optimisez VOS Designs Avec Des类型DeDonnéesVirguleFixe et Virgule Flottante。

量化EN vengule fixe

ExplorezDifférents类型DeDonnéesVirguleFixe et Leurs Effets de Souritification Sur Le ComportedNumériqueDevotreSystèmeAvec联合国ProcessusGuidé。观察La Plage Dynamique des Veriablesvotiséesdans votre design et Assurez-vous que l'algorithme se comporte defaçoncohérentedans les virgule flottante et en virgule fixeaprès转换。

Convertir联合国ModèleVerguleFlottante Avec定点工具。

量化EN VIRGULE FLOTTANTE

Convertissez automatiquement un design double précision en design simple précision, et analysez les effets représentation en virgule flottante de précision limitée et la quantification en simple précision。

转换自动型Avec Le ConvertisSeur SimplePrécision。

优化的类型données

Itérez automatiquement sur différentes configurations en virgule fix pour choisir les types de données hétérogènes optimaux tout en respectle contractes de tolérance sur le portement numérique de votre système。优化了倾注,但减少了更大的双aire的使用类型données固定倾注的设计效果。

实现embarquee

Explorez des erromis d'Impluemation et Optimisez VOS设计AVEC DES算法Embarqués效果。

近似des fonctions et压缩des查找表

近似函数mathématiques complex (comme sqrt et exp)或sous-systèmes complex提供一个最优查找表。压缩现有的查找表réduire l’utilization de la mémoire en optimisant les points de données和les types de données。

Génération编码精确的au位près

ASSUREZUNEENITÉSUEBITPRERESSUTL'SENEMBEL DU PROCESSUS DE模型设计,DE LASIMUTIONàLAGénérationDECODE,Y COLLIS POST L'Accélérationet les模拟处理器 - 循环et软件 -环形。Analysez etvérifiezles算法virgule fixe d'aprevésentationsicsformesau bitprès。Générezducodeexpicaceàparirde designsdeprécisionaltéduite,y Compris Ceux Intuant des infuld dedonnéesdemi-précision。

Vérifier le comportement exact au bit près du code généré dans unsimulator。

Blocs MatricielsOptimisésplele hdl

Accedez有一个bibliothèque virgule修复HDL内容des blocks Simulin金宝appk qui modélisent des design patterns pour les systèmes d’équations linéaires et les opérations matriicielles principales, come la décomposition QR, pour une implémentation hardware efficency sur FPGA。Générez du code HDL pour les designs qui intègrent ces blocks en utilisant HDL Coder™。

Bloc de bibliothèque qui fournit un design pattern optimisé pour le HDL pour la décomposition QR。

测试等debogage

Analysez,Testez etDéboguezle展比赛QuériqueDevos算法。

Déborbordementsetdes pertesdeprécision

Identifiez,Tracez etdéboguez迅速Les Sources dedébordement,Les PertesdePrécisionet les Dynamiques ouPrécisiansinutiles,et comparez votre设计au拟步indéalenvergule flottante。Laconformitéau bitprèsdevotremodèleetdevotre code maximize de Nombreux Avantages du模型的设计,Vous Permettant dedétectersLesErreurstrèsTôtDansLeProcessus。

Tracer La导致D'联合国人们。

测试cas numériques extrêmes

Générez des values à virgule fix et à virgule flottante numériquement财富,来les values prodes limites et les nombres dénormalisés, pour tester les cas extrêmes de vos algorithmes et en assure la cohérence numérique。Générez是维度和complexités变量的组合,了解données类型的整体,浮动的和固定的。

GénérersdonnéesdeTesthésesAvecLesApigénérateurdedonnées。