构成MATLAB等Simulink金宝app

Détails de la formation

Cette formation de 2 jontre comment générer et vérifier du code HDL depuis un modèle Simuli金宝appnk®avec HDL Coder™et HDL Verifier™。

Les thèmes component:

  • Préparation de modèles 金宝appSimulink pour la génération de code HDL
  • Génération de code HDL et de testbench pour un modèle 金宝appSimulink兼容
  • 性能优化
  • Intégration de代码HDL外部
  • Vérification du code HDL généré avec les test bench et la cosimulation

的1


Préparer un modèle 金宝appSimulink pour la génération de code HDL

目的:Préparation d'un modèle 金宝appSimulink pour la génération de code HDL。Générer du code HDL et des test bench pour des modèles simples ne nécessitant d'aucune optimization。

  • Préparation de modèles 金宝appSimulink pour la génération de code HDL
  • Génération de代码HDL
  • Génération de试验台
  • Vérification du code HDL généré avec un simulateur HDL

Contrôle de la précision en virgule fix

目的:Etablir la通信entre le代码HDL généré et les blocs du modèle Simulink。金宝app利用le定点工具倾定型l'architecture du modèle。

  • Mise à l'échelle et héritage定点
  • 利用定点设计器的工作流
  • 定点的工具
  • 命令界面

Génération de code HDL pour les modèles multitaux

目的:apandre à générer du code HDL pour des modèles multitaux。

  • Préparation d'un modèle multitaux pour la génération de code HDL
  • Génération代码HDL avec une ou plusieurs horloges
  • Compréhension等技术应用utilisées世界的变化

的2


优化du代码HDL généré

目的:利用管道为临时需要倾倒'exécution。利用者implémentation matérielle spécifique和合作者的资源倾倒优化者的业绩。

  • Générer du code HDL avec le HDL工作流顾问
  • 处理紧急情况'exécution流水线操作
  • Choisir une implémentation matérielle spécifique pour les blocks金宝app Simulink兼容
  • Partager les资源FPGA/ASIC dans les sous-systèmes
  • Vérifier que le code HDL optimisé est juste au bit et au cycle prêt
  • Mapper des blocks金宝app Simulink sur des资源FPGA dédiées

利用漂浮的本地物

目的:使用des nombres et des opérations à virgule flottante dans votre代码HDL。

  • 用这些浮在水面上的东西
  • Génération de code HDL indépendant de la cible avec HDL Coder
  • 比较的是,固定不变的和漂泊不定的
  • 优化l'implémentation en virgule flottante

接口代码HDL外部代码HDL généré

目的:Incorporer du code HDL écrit à la main et/ou donné par un fournisseur dans le code généré。

  • 接口du代码HDL外部

Vérification de code HDL avec la cosimulation

目的:Vérifier votre code HDL avec un simulateur dans le modèle 金宝appSimulink。

  • Vérification du code HDL généré avec HDL Coder
  • 比较代码HDL écrit à la main avec un modèle“黄金参考”
  • Intégration code HDL dans Sim金宝appulink pour la仿真

水平:皇冠

Duree:2天时间

语言:英语,한국어,中文

Afficher le calendrier et s' inrer