目的:配置器平台Zynq-7000等环境MATLAB。

• 简介à Zynq-7000
• Préparation de la plateforme Zynq和des logiciels
• 环境配置器MATLAB
• 测试仪拉connectivité avec乐硬件Zynq

目的:配置程序modèles Simulink po金宝appur la génération自动代码embarqué等综合代码généré。

• 架构应用程序embarquée
• Génération de code ERT
• 模块编码
• Les结构de données du代码généré
• 配置un modèle Simulink 金宝apppour la génération de代码HDL
• 利用HDL工作流顾问

目的:Utiliser HDL Workflow Advisor倒la配置de modèle Simulink，倒générer等金宝app编译du代码HDL等C，等déployer vers la plateforme Zynq。

• 配置un sous-système pour la loggique可编程
• 配置l'接口et les périphériques cibles
• Génération de ceure IP et intégration avec SDK
• 编译器et déployer le比特流du FPGA
• Générer et déployer un modèle d'interface logiciel
• Réglages de paramètres en mode externe

目的:利用潜水接口AXI倒la通信données entre le processing et la loggique可编程。

• 简介à l'interface AXI
• 应用AXI4-Lite
• 利用ax4 - stream
• Considérations sur les performance AXI4

目的:Utiliser le PIL pour vérifier l'algorithm s'exécutant sur la plateforme Zynq et profiler le temps d'exécution de cet algorithm。

• 工作流处理器在环(PIL) sur Zynq
• Vérification PIL avec les modèles de référence
• 分析器代码exécuté avec le PIL
• Considérations sur le PIL

目的:利用接口UDP倒乐传输de données entre Simulink et l'application temps 金宝appréel s'exécutant sur la plateforme Zynq。

• Aperçu de l'interface des données
• 配置les块UDP倒乐传输de données
• 同步器les données entre Simulink e金宝appt Zynq
• 接口avec AXI流
• 分区设计
• Considérations sur l'interface

目的:Développer des interface de pilot de carte pour intégrer les périphériques du système。

• 工作流倒développer des领航员
• 使用遗留代码工具
• 接口GPIO
• 编译croisée de pilotes

目的:Créer et packager des IP réutilisables pour Vivado et enregisterr des cartes et des designs de référence personnalisés。

• 动机倾倒les设计référence personnalisés
• Création d'IP réutilisables pour Vivado
• Aperçu des designs de référence
• Personnaliser un design de référence
• Enregistrer une carte et un design de référence personnalisés