2019冠状病毒病(COVID-19)最新情况

由于关于Covid-19爆发的疑虑，我们正在增加更多教练LED的在线培训课程，以课堂课程。

条件Préalables.

金宝appSimulink Pul LaModélisationDeSystèmes等算法（OU.金宝appSimulink Pul La Conception deSystèmeDansL'Automobile欧金宝appSimulink Pour La Conception desystèmedans l'aéronautique）ET Une Connaissance Pratique de la Programation C等HDL。

Programmation de Socs Xilinx Zynq Avec Matlab et 金宝appSimulink

Cette Fromation de Deux Jours Montre评论Développeret配置程序desstonèlessimulink金宝app^®et lesdéployersur une carte xilinx^®Zynq.^®-7000所有可编程的SoC。CE Cours A浇注型Les unsulisateurs simulink金宝app souhaitantgénérer，valider，etdépoviceerucecefemarquéetdu code putle CodeSign软件/硬件Avec嵌入式编码器^®ET HDL编码器^™。

Une Carte Zedboard.^™EstFournieàChaque参与者EtUtilisée杜兰特La Chordation。Vous Repartirez Avec CetteCarteàl'issude cette cette modation。

Les SujetsTraitésSont：

平台的整体和环境的配置
简介à嵌入式编码器ET HDL编码器
Génération de base IP et le déploiement
使用接口AXI4-Stream
Vérification处理器 - 循环
接口données pour les applications en temps réel
IntégrationdePilotes.
设计référence personnalisés

Voir LeDétaildes展会

Pré-crafis.

休假1
Aperçu和配置环境Zynq	Objectif：配置平台Zynq-7000和环境MATLAB。 AperçudeLazynq-7000 Préparation de la platforme Zynq et des logiciels 配置l 'environnement MATLAB Tester LaConnectivitéAvecLeMatérielZynq
简介à嵌入式编码器ET HDL编码器	Objectif：Configurer LesModèlesSi金宝appmulinkPulaGénération自动化De CodeEmbarquéetClayreLeCodeGénéré。建筑D'UNE应用程序Embarquée GénérationDededeert 模块模块 Les Structures deDonnéesducodegénéré Configurer UN MODE'LE金宝app SIMULINK POULA LAGÉNIRActionde Code HDL Utiliser le HDL工作流顾问
Génération de base IP et le déploiement	Objectif：Utiliser HDL Workflow Advisor pour la configuration de modèle 金宝appSimulink, pour générer et compiler code HDL et C, et les déployer vers la platforme Zynq。配置一个sous-système的可编程逻辑 Configurer Les Interfaces etPériphériques GénérationDebase ip etIntégrationAvecSDK Compiler etdéployerLeBitreamdu FPGA Généreretdéployer联合国Modèled'finterslogiciel reégragesdeparamètresen模式外部
利用DE L'接口AXI4	Objectif：Utheriser Divers Interfaces Axi Pour La Communication deDonnéesentre Le Processeur et La Legique可编程。 aperçudel'interface axi 应用Axi4-Lite 利用杜AXI4-Stream Considérationssur les表演axi4
Vérification处理器 - 循环（PIL）	Objectif：utiliser Le Pil PourVérifiersl'alivorithmes'exécutantsur la platefee zynq et profiler Le Temps d'Exécutionde CET算法。 LE工作流处理器 - 循环（PIL）SUR ZYNQ VérificationPilAvec LesModèlesdeRéférence Profiler Le CodeexécutéAvecLePil Considérationssur le pil

休假2
Interface deDonnéesppleles应用温泉réel	Objectif：utiliser l'interface udp pour le transfert dedonnéesentreimu金宝applink等l'application tempsréels'exécutantsur la plateforme zynq。 Aperçu de l'interface des données Configurer Les Blocs UDP Pour Le Transfert deDonnées 同步器les données entre Simulink e金宝appt Zynq 接口AVEC AXI流概念的划分 Considérationsur l'界面
IntégrationdePilotesde Cartes	Objectif：Développerdes界面倒立Pilotes de Carte倒入IntégrerLESPériphériques。工作流程倒入令牌DES试点利用le遗留代码工具接口GPIO. Croiséede Pilotes
设计référence personnalisés	Objectif：Créer et packager des IP réutilisables pour Vivado et enregister des cartes et des designs de référence personnalisés。动机倒入Les DesignsdeRéférencepersonnalisés Créationd'IPRéutilisables倒Vivado Aperçu des designs de référence Uniannaliser联合国设计deRéférence 在référence personnalisés上注册一个表格和一个设计

会议加兰蒂

Lorsque vous vousinscrivezàunedeces组合，vous pouvez compter sur le fait qu'elle ne sera pasAnnuléeouatchée倒入Une Raison Quelconque。

Calenderier des Compations Matlab et金宝app Simulink

Aucun Cours N'estSactuellementPrévu倒入Cette Cettoation。