高密度脂蛋白工作流运行脚本
高密度脂蛋白工作流的顾问将指导您完成阶段生成HDL代码模型金宝app®子系统和FPGA设计过程,如:
检查HDL代码生成模型兼容性和自动修复不兼容的设置。
代的HDL代码、试验台和脚本构建和运行代码和试验台。
代cosimulation或SystemVerilog DPI测试长椅和代码覆盖率(需要高密度脂蛋白验证人™)。
合成和时机通过集成与第三方综合分析工具。
Back-annotation模型的关键路径信息和其他信息在合成获得。
选择FPGA开发成套自动化工作流目标设备,包括FPGA-in-the-loop模拟(需要高密度脂蛋白校验),和金宝app仿真软件实时™FPGA的I / O工作流。
高密度脂蛋白工作流顾问在不在金宝app仿真软件在线™。
高密度脂蛋白工作流运行命令行脚本,配置和运行HDL工作流Advisor仿真软件设计,然后导出一个脚本。金宝app脚本使用HDL工作流CLI命令来执行相同的任务作为高密度脂蛋白工作流顾问,包括FPGA比特流或合成项目的一代。
您可以导出一个高密度脂蛋白工作流脚本为这些目标工作流程:
通用ASIC / FPGAFPGA-in-the-Loop(需要高密度脂蛋白校验许可证)FPGA交钥匙IP核心代金宝app仿真软件实时FPGA的I / O(需要金宝app实时仿真软件)
更新现有的脚本,将其导入HDL工作流顾问,修改任务,并导出更新脚本。或者,您可以手动编辑脚本。
出口一个高密度脂蛋白工作流脚本
在高密度脂蛋白工作流顾问、配置和运行的所有任务。
选择文件>出口到脚本。
在出口工作流配置对话框中,输入一个文件名和保存脚本。
脚本是一个MATLAB®文件,您可以从命令行运行。
请注意
当您导出脚本时,默认值等异步值重置类型不出口。当你导入的脚本,如果模型是不变的,你没有看到脚本的默认设置。
指定工作流脚本的冗长
您可以使用冗长财产的hdlcoder.runWorkflow函数来指定的详细级别进展消息生成代码生成和部署资金。生成详细的消息,同时运行的工作流hdlcoder.WorkflowConfig工作流配置对象,中国和仿真软金宝app件的设计,模型/ DUTname,设置冗长来在。
hdlcoder.runWorkflow (“模型/ DUTname”中国,“冗长”,“上”);
在高密度脂蛋白启用或禁用任务工作流脚本
禁用所有工作流任务,更新的工作流配置对象clearAllTasks方法。
使再能所有工作流任务,更新的工作流配置对象setAllTasks方法。
运行一个工作流任务
运行一个工作流任务没有运行其他工作流任务:
禁用所有任务运行的工作流配置对象
clearAllTasks方法。工作流配置对象,使你想要运行的任务。
举个例子,如果你以前跑一个高密度脂蛋白工作流脚本,生成一个比特流,你可以计划你的目标硬件信息而无需重新运行其他工作流任务。运行的目标设备的编程任务hdlcoder.WorkflowConfig工作流配置对象,中国和仿真软金宝app件的设计,模型/ DUTname:
运行
clearAllTasks方法。hWC.clearAllTasks;
使目标设备的编程任务。
中国。RunTaskProgramTargetDevice = true;
运行工作流。
hdlcoder.runWorkflow (“模型/ DUTname”、中国);
导入一个高密度脂蛋白工作流脚本
在高密度脂蛋白工作流顾问,选择文件>从脚本进口。
在导入工作流配置对话框中,选择脚本文件并单击开放。
进口的高密度脂蛋白工作流顾问更新任务脚本设置。
请注意
当你导入一个高密度脂蛋白工作流顾问脚本,确保你使用相同的脚本,出口从高密度脂蛋白流程顾问UI。
通用ASIC / FPGA工作流脚本示例
这个例子展示了如何配置和运行一个出口HDL工作流脚本。
这个脚本是一个通用的ASIC /脚本,针对Xilinx FPGA工作流®Virtex®7设备。它使用Xilinx Vivado®合成工具。
打开和查看导出HDL工作流脚本。
%出口工作流配置脚本采用MATLAB生成% 9.5 (R2018b预映)在29/03/2018 14:42:37%这个脚本生成使用以下参数值:%文件名:‘S: \ generic_workflow_example.m’%覆盖:真%的评论:真%的标题:真% DUT:“sfir_fixed / symmetric_fir”%查看更改,修改工作流程之后,运行以下命令:% > > hWC.export (DUT, sfir_fixed / symmetric_fir);% - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -% %加载模型load_system (“sfir_fixed”);% %恢复默认HDL的模型参数% hdlrestoreparams (' sfir_fixed / symmetric_fir ');% % HDL参数模型% %集模型的sfir_fixed HDL参数hdlset_param (“sfir_fixed”,“GenerateCoSimModel”,“ModelSim”);hdlset_param (“sfir_fixed”,“GenerateHDLTestBench”,“关闭”);hdlset_param (“sfir_fixed”,“HDLSubsystem”,“sfir_fixed / symmetric_fir”);hdlset_param (“sfir_fixed”,“SynthesisTool”,“Xilinx Vivado”);hdlset_param (“sfir_fixed”,“SynthesisToolChipFamily”,“Virtex7”);hdlset_param (“sfir_fixed”,“SynthesisToolDeviceName”,“xc7vx485t”);hdlset_param (“sfir_fixed”,“SynthesisToolPackageName”,“ffg1761”);hdlset_param (“sfir_fixed”,“SynthesisToolSpeedValue”,' 2 ');hdlset_param (“sfir_fixed”,“TargetDirectory”,“hdl_prj \ hdlsrc”);% %工作流配置设置%构建工作流配置对象的默认设置中国= hdlcoder.WorkflowConfig (“SynthesisTool”,“Xilinx Vivado”,“TargetWorkflow”,“通用ASIC / FPGA”);%指定顶级项目目录中国。ProjectFolder =“hdl_prj”;%设置属性相关的合成工具版本中国。AllowUn金宝appsupportedToolVersion = true;%设置工作流任务运行中国。RunTaskGenerateRTLCodeAndTestbench = true;中国。RunTaskVerifyWithHDLCosimulation = true;中国。RunTaskCreateProject = true;中国。RunTaskRunSynthesis = true;中国。RunTaskRunImplementation = false; hWC.RunTaskAnnotateModelWithSynthesisResult = true;%设置属性“RunTaskGenerateRTLCodeAndTestbench”相关的任务中国。GenerateRTLCode = true;中国。GenerateTestbench = false;中国。GenerateValidationModel = false;%设置属性“RunTaskCreateProject”相关的任务中国。目标= hdlcoder.Objective.None;中国。AdditionalProjectCreationTclFiles =”;%设置属性“RunTaskRunSynthesis”相关的任务中国。SkipPreRouteTimingAnalysis = false;%设置属性“RunTaskRunImplementation”相关的任务中国。IgnorePlaceAndRouteErrors = false;%设置属性“RunTaskAnnotateModelWithSynthesisResult”相关的任务中国。CriticalPathSource =“pre-route”;中国。CriticalPathNumber = 1;中国。AnnotateModel =“原始”;中国。ShowAllPaths = false;中国。ShowDelayData = true;中国。ShowUniquePaths = false;中国。ShowEndsOnly = false;%验证工作流配置对象hWC.validate;% %运行工作流hdlcoder.runWorkflow (“sfir_fixed / symmetric_fir”、中国);
可选地,编辑脚本。
例如,启用或禁用任务hdlcoder.WorkflowConfig对象,中国。
高密度脂蛋白工作流运行脚本。
例如,如果脚本文件名generic_workflow_example.m在命令行输入:
generic_workflow_example
FPGA-in-the-Loop脚本示例
这个例子展示了如何配置和运行一个出口HDL工作流脚本。
生成一个高密度脂蛋白工作流脚本、配置和运行HDL工作流Advisor仿真软件设计,然后导出脚本。金宝app
这个脚本是一个FPGA-in-the-Loop工作流脚本,目标Xilinx Virtex 5开发板和采用Xilinx ISE合成工具。
打开和查看导出HDL工作流脚本。
% - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -% HDL工作流脚本采用MATLAB生成% 9.5 (R2018b预映)在04/05/2018 15:11:23%这个脚本生成使用以下参数值:%文件名:“C: \ \ ggnanase \用户桌面\ R2018b \ 18 b_models \ ipcore_timing_failure \ hdlworkflow_FIL.m '%覆盖:真%的评论:真%的标题:真% DUT:“sfir_fixed / symmetric_fir”%查看更改,修改工作流程之后,运行以下命令:% > > hWC.export (DUT, sfir_fixed / symmetric_fir);% - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -% %加载模型load_system (“sfir_fixed”);% %恢复默认HDL的模型参数% hdlrestoreparams (' sfir_fixed / symmetric_fir ');% % HDL参数模型% %集模型的sfir_fixed HDL参数hdlset_param (“sfir_fixed”,“HDLSubsystem”,“sfir_fixed / symmetric_fir”);hdlset_param (“sfir_fixed”,“SynthesisTool”,“Xilinx Vivado”);hdlset_param (“sfir_fixed”,“SynthesisToolChipFamily”,“Kintex7”);hdlset_param (“sfir_fixed”,“SynthesisToolDeviceName”,“xc7k325t”);hdlset_param (“sfir_fixed”,“SynthesisToolPackageName”,“ffg900”);hdlset_param (“sfir_fixed”,“SynthesisToolSpeedValue”,' 2 ');hdlset_param (“sfir_fixed”,“TargetDirectory”,“hdl_prj \ hdlsrc”);hdlset_param (“sfir_fixed”,“TargetFrequency”25);hdlset_param (“sfir_fixed”,“TargetPlatform”,“Xilinx Kintex-7 KC705开发板的);hdlset_param (“sfir_fixed”,“工作流程”,“FPGA-in-the-Loop”);% %工作流配置设置%构建工作流配置对象的默认设置中国= hdlcoder.WorkflowConfig (“SynthesisTool”,“Xilinx Vivado”,“TargetWorkflow”,“FPGA-in-the-Loop”);%指定顶级项目目录中国。ProjectFolder =“hdl_prj”;%设置工作流任务运行中国。RunTaskGenerateRTLCodeAndTestbench = true;中国。RunTaskVerifyWithHDLCosimulation = false;中国。RunTaskBuildFPGAInTheLoop = true;%设置属性“RunTaskGenerateRTLCodeAndTestbench”相关的任务中国。GenerateRTLCode = true;中国。GenerateTestbench = false;中国。GenerateValidationModel = false;%设置属性“RunTaskBuildFPGAInTheLoop”相关的任务中国。IPAddress =期间的“192.168.0.2;中国。MACAddress =“00-0A-35-02-21-8A”;中国。源文件=”;中国。连接=“以太网”;中国。RunExternalBuild = true;%验证工作流配置对象hWC.validate;% %运行工作流hdlcoder.runWorkflow (“sfir_fixed / symmetric_fir”、中国);hdlcoder.runWorkflow (“hdlcoderUARTServoControllerExample / UART_Servo_on_FPGA”、中国);
可选地,编辑脚本。
例如,启用或禁用任务hdlcoder.WorkflowConfig对象,中国。
高密度脂蛋白工作流运行脚本。
例如,如果脚本文件名FIL_workflow_example.m在命令行输入:
fil_workflow_example.m
FPGA交钥匙工作流脚本示例
这个例子展示了如何配置和运行一个出口HDL工作流脚本。
这个脚本是一个Xilinx FPGA交钥匙工作流脚本,目标Virtex 5开发板。它使用Xilinx ISE合成工具。
打开和查看导出HDL工作流脚本。
% - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -% HDL工作流脚本采用MATLAB生成% 9.14 (R2023a)在04/01/2023 17:54:39%这个脚本生成使用以下参数值:%文件名:‘S: \ turnkey_workflow_example.m’%覆盖:真%的评论:真%的标题:真% DUT:“hdlcoder_led_blinking / led_counter”%查看更改,修改工作流程之后,运行以下命令:% > > hWC.export (DUT, hdlcoder_led_blinking / led_counter);% - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -% %加载模型load_system (“hdlcoder_led_blinking”);% %恢复默认HDL的模型参数% hdlrestoreparams (' hdlcoder_led_blinking / led_counter ');% % HDL参数模型% %集模型的hdlcoder_led_blinking HDL参数hdlset_param (“hdlcoder_led_blinking”,“HDLSubsystem”,“hdlcoder_led_blinking / led_counter”);hdlset_param (“hdlcoder_led_blinking”,“OptimizationReport”,“上”);hdlset_param (“hdlcoder_led_blinking”,“ResetType”,“同步”);hdlset_param (“hdlcoder_led_blinking”,“ResourceReport”,“上”);hdlset_param (“hdlcoder_led_blinking”,“SynthesisTool”,“Xilinx ISE”);hdlset_param (“hdlcoder_led_blinking”,“SynthesisToolChipFamily”,“Virtex5”);hdlset_param (“hdlcoder_led_blinking”,“SynthesisToolDeviceName”,“xc5vsx50t”);hdlset_param (“hdlcoder_led_blinking”,“SynthesisToolPackageName”,“ff1136”);hdlset_param (“hdlcoder_led_blinking”,“SynthesisToolSpeedValue”,' 1 ');hdlset_param (“hdlcoder_led_blinking”,“TargetDirectory”,“hdl_prj \ hdlsrc”);hdlset_param (“hdlcoder_led_blinking”,“TargetFrequency”,100);hdlset_param (“hdlcoder_led_blinking”,“TargetPlatform”,“Xilinx Virtex-5 ML506开发板的);hdlset_param (“hdlcoder_led_blinking”,“可追溯性”,“上”);hdlset_param (“hdlcoder_led_blinking”,“工作流程”,“FPGA交钥匙”);%设置替代进口高密度脂蛋白参数hdlset_param (“hdlcoder_led_blinking / led_counter / Blink_frequency”,…“IOInterface”,指拨开关[0:7]”);hdlset_param (“hdlcoder_led_blinking / led_counter / Blink_frequency”,…“IOInterfaceMapping”,“(0:3)”);%设置替代进口高密度脂蛋白参数hdlset_param (“hdlcoder_led_blinking / led_counter / Blink_direction”,…“IOInterface”,指拨开关[0:7]”);hdlset_param (“hdlcoder_led_blinking / led_counter / Blink_direction”,…“IOInterfaceMapping”,“[4]”);%设置外港HDL参数hdlset_param (“hdlcoder_led_blinking / led_counter /领导”,…“IOInterface”,“led通用(0:7)”);hdlset_param (“hdlcoder_led_blinking / led_counter /领导”,…“IOInterfaceMapping”,“[0:7]”);%设置外港HDL参数hdlset_param (“hdlcoder_led_blinking / led_counter / Read_back”,…“IOInterface”,没有指定接口的);hdlset_param (“hdlcoder_led_blinking / led_counter / Read_back”,…“IOInterfaceMapping”,”);% %工作流配置设置%构建工作流配置对象的默认设置中国= hdlcoder.WorkflowConfig (“SynthesisTool”,“Xilinx ISE”,“TargetWorkflow”,“FPGA交钥匙”);%指定顶级项目目录中国。ProjectFolder =“hdl_prj”;%设置工作流任务运行中国。RunTaskGenerateRTLCode = true;中国。RunTaskCreateProject = true;中国。RunTaskPerformLogicSynthesis = true;中国。RunTaskPerformMapping = true;中国。RunTaskPerformPlaceAndRoute = true; hWC.RunTaskGenerateProgrammingFile = true; hWC.RunTaskProgramTargetDevice = true;%设置属性“RunTaskCreateProject”相关的任务中国。目标= hdlcoder.Objective.None;中国。AdditionalProjectCreationTclFiles =”;%设置属性“RunTaskPerformMapping”相关的任务中国。SkipPreRouteTimingAnalysis = true;%设置属性“RunTaskPerformPlaceAndRoute”相关的任务中国。IgnorePlaceAndRouteErrors = false;%验证工作流配置对象hWC.validate;% %运行工作流hdlcoder.runWorkflow (“hdlcoder_led_blinking / led_counter”、中国);
可选地,编辑脚本。
例如,启用或禁用任务hdlcoder.WorkflowConfig对象,中国。
高密度脂蛋白工作流运行脚本。
例如,如果脚本文件名turnkey_workflow_example.m在命令行输入:
turnkey_workflow_example
IP核心代工作流脚本示例
这个例子展示了如何配置和运行一个出口HDL工作流脚本。
这个脚本是一个IP核心代工作流脚本,目标阿尔特拉®气旋V SoC开发工具包。它使用了阿尔特拉第二第四的合成工具。
打开和查看导出HDL工作流脚本。
%出口工作流配置脚本采用MATLAB生成% 8.6 (R2015b)在08/07/2015 14:42:16%的参数值:%文件名:‘S: \ ip_core_gen_workflow_example.m’%覆盖:真%的评论:真%的标题:真% DUT:“hdlcoder_led_blinking / led_counter”% %加载模型load_system (“hdlcoder_led_blinking”);% % HDL参数模型%设置高密度脂蛋白模型参数hdlset_param (“hdlcoder_led_blinking”,…“HDLSubsystem”,“hdlcoder_led_blinking / led_counter”);hdlset_param (“hdlcoder_led_blinking”,“OptimizationReport”,“上”);hdlset_param (“hdlcoder_led_blinking”,…“ReferenceDesign”,“默认系统(转换频率14.0)”);hdlset_param (“hdlcoder_led_blinking”,“ResetType”,“同步”);hdlset_param (“hdlcoder_led_blinking”,“ResourceReport”,“上”);hdlset_param (“hdlcoder_led_blinking”,“SynthesisTool”,“阿尔特拉第四的二世”);hdlset_param (“hdlcoder_led_blinking”,“SynthesisToolChipFamily”,“气旋V”);hdlset_param (“hdlcoder_led_blinking”,“SynthesisToolDeviceName”,“5 csxfc6d6f31c6”);hdlset_param (“hdlcoder_led_blinking”,“TargetDirectory”,“hdl_prj \ hdlsrc”);hdlset_param (“hdlcoder_led_blinking”,…“TargetPlatform”,“阿尔特拉气旋V SoC开发工具包- Rev.D”);hdlset_param (“hdlcoder_led_blinking”,“可追溯性”,“上”);hdlset_param (“hdlcoder_led_blinking”,“工作流程”,“IP核心代”);%设置子系统HDL参数hdlset_param (“hdlcoder_led_blinking / led_counter”,…“ProcessorFPGASynchronization”,“自由奔跑”);%设置替代进口高密度脂蛋白参数hdlset_param (“hdlcoder_led_blinking / led_counter / Blink_frequency”,…“IOInterface”,“AXI4”);hdlset_param (“hdlcoder_led_blinking / led_counter / Blink_frequency”,…“IOInterfaceMapping”,“x“100””);hdlset_param (“hdlcoder_led_blinking / led_counter / Blink_frequency”,…“IOInterfaceOptions”,{“RegisterInitialValue”,5});%设置替代进口高密度脂蛋白参数hdlset_param (“hdlcoder_led_blinking / led_counter / Blink_direction”,…“IOInterface”,“AXI4”);hdlset_param (“hdlcoder_led_blinking / led_counter / Blink_direction”,…“IOInterfaceMapping”,“x“104””);hdlset_param (“hdlcoder_led_blinking / led_counter Blink_direction,……“IOInterfaceOptions”,{“RegisterInitialValue”1});%设置外港HDL参数hdlset_param (“hdlcoder_led_blinking / led_counter /领导”,“IOInterface”,“外部端口”);%设置外港HDL参数hdlset_param (“hdlcoder_led_blinking / led_counter / Read_back”,“IOInterface”,“AXI4”);hdlset_param (“hdlcoder_led_blinking / led_counter / Read_back”,…“IOInterfaceMapping”,“x“108””);hdlset_param (“hdlcoder_led_blinking / led_counter Read_back,……“IOInterfaceOptions”,{“RegisterInitialValue”3});% %工作流配置设置%构建工作流配置对象的默认设置中国= hdlcoder.WorkflowConfig (“SynthesisTool”,“阿尔特拉第四的二世”,…“TargetWorkflow”,“IP核心代”);%指定顶级项目目录中国。ProjectFolder =“hdl_prj”;%设置属性相关的合成工具版本中国。AllowUn金宝appsupportedToolVersion = true;%设置工作流任务运行中国。RunTaskGenerateRTLCodeAndIPCore = true;中国。RunTaskCreateProject = true;中国。RunTaskGenerateSoftwareInterface = false;中国。RunTaskBuildFPGABitstream = true;中国。RunTaskProgramTargetDevice = false;%设置属性相关生成RTL代码和IP核心任务中国。IPCoreRepository =”;中国。GenerateIPCoreReport = true;%设置属性创建项目任务相关中国。目标= hdlcoder.Objective.AreaOptimized;%设置属性生成软件界面模型相关的任务中国。操作系统=”;中国。AddLinuxDeviceDriver = false;%设置属性构建相关FPGA比特流的任务中国。RunExternalBuild = true;中国。TclFileForSynthesisBuild = hdlcoder.BuildOption.Default;%验证工作流配置对象hWC.validate;% %运行工作流hdlcoder.runWorkflow (“hdlcoder_led_blinking / led_counter”、中国);
可选地,编辑脚本。
例如,启用或禁用任务hdlcoder.WorkflowConfig对象,中国。
高密度脂蛋白工作流运行脚本。
例如,如果脚本文件名ip_core_workflow_example.m在命令行输入:
ip_core_gen_workflow_example
金宝app仿真软件实时FPGA的I / O工作流的例子
这个例子展示了如何配置和运行一个出口HDL工作流脚本。
生成一个高密度脂蛋白工作流脚本、配置和运行HDL工作流Advisor仿真软件设计,然后导出脚本。金宝app
这个脚本是一个金宝app仿真软件实时FPGA的I / O工作流脚本的目标Speedgoat io333 - 325 k板使用Xilinx Vivado合成工具。
打开和查看导出HDL工作流脚本。
% - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -% HDL工作流脚本采用MATLAB生成% 9.5 (R2018b预映)在08/05/2018 18:14:33%这个脚本生成使用以下参数值:%文件名:“C: \ \ ggnanase \用户桌面\ R2018b \ 18 b_models \ ipcore_timing_failure \ hdlworkflow_IO333.m '%覆盖:真%的评论:真%的标题:真% DUT:“sfir_fixed / symmetric_fir”%查看更改,修改工作流程之后,运行以下命令:% > > hWC.export (DUT, sfir_fixed / symmetric_fir);% - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -% %加载模型load_system (“sfir_fixed”);% %恢复默认HDL的模型参数% hdlrestoreparams (' sfir_fixed / symmetric_fir ');% % HDL参数模型% %集模型的sfir_fixed HDL参数hdlset_param (“sfir_fixed”,“HDLSubsystem”,“sfir_fixed / symmetric_fir”);hdlset_param (“sfir_fixed”,“SynthesisTool”,“Xilinx Vivado”);hdlset_param (“sfir_fixed”,“SynthesisToolChipFamily”,“Kintex7”);hdlset_param (“sfir_fixed”,“SynthesisToolDeviceName”,“xc7k325t”);hdlset_param (“sfir_fixed”,“SynthesisToolPackageName”,“ffg900”);hdlset_param (“sfir_fixed”,“SynthesisToolSpeedValue”,' 2 ');hdlset_param (“sfir_fixed”,“TargetDirectory”,“hdl_prj \ hdlsrc”);hdlset_param (“sfir_fixed”,“TargetFrequency”,100);hdlset_param (“sfir_fixed”,“TargetPlatform”,“Speedgoat io333 - 325 k”);hdlset_param (“sfir_fixed”,“工作流程”,“金宝app实时FPGA的I / O模型”);% %工作流配置设置%构建工作流配置对象的默认设置中国= hdlcoder.WorkflowConfig (“SynthesisTool”,“Xilinx Vivado”,“TargetWorkflow”,“金宝app实时FPGA的I / O模型”);%指定顶级项目目录中国。ProjectFolder =“hdl_prj”;中国。ReferenceDesignToolVersion =“2017.4”;中国。IgnoreToolVersionMismatch = false;%设置工作流任务运行中国。RunTaskGenerateRTLCodeAndIPCore = true;中国。RunTaskCreateProject = true;中国。RunTaskBuildFPGABitstream = true;中国。RunTaskGenerate金宝appSimulinkRealTimeInterface = true;%设置属性“RunTaskGenerateRTLCodeAndIPCore”相关的任务中国。IPCoreRepository =”;中国。GenerateIPCoreReport = true;中国。GenerateIPCoreTestbench = false;中国。CustomIPTopHDLFile =”;中国。AXI4RegisterReadback = false;中国。IPDataCaptureBufferSize =“128”;%设置属性“RunTaskCreateProject”相关的任务中国。目标= hdlcoder.Objective.None;中国。AdditionalProjectCreationTclFiles =”;中国。EnableIPCaching = true;%设置属性“RunTaskBuildFPGABitstream”相关的任务中国。RunExternalBuild = false;中国。TclFileForSynthesisBuild = hdlcoder.BuildOption.Default;中国。CustomBuildTclFile =”;中国。ReportTimingFailure = hdlcoder.ReportTiming.Error;%验证工作流配置对象hWC.validate;% %运行工作流hdlcoder.runWorkflow (“sfir_fixed / symmetric_fir”、中国);
可选地,编辑脚本。
例如,启用或禁用任务hdlcoder.WorkflowConfig对象,中国。
高密度脂蛋白工作流运行脚本。
例如,如果脚本文件名slrt_workflow_example.m在命令行输入:
slrt_workflow_example.m
