确认
HDL测试台生成，并与第三方EDA工具进行共同模拟
Filter Design HDL Coder™提供了为您的过滤器生成的HDL代码生成测试工作台的选项。测试台将生成的输入刺激应用于为过滤器生成的HDL代码。测试工作台将HDL滤波器实现的输出与MATLAB保存的结果向量进行比较®模拟。您可以配置生成测试台的时钟和重置行为，输入刺激和文件位置。
过滤器设计HDL编码器还提供共同模拟功能，以在Mentor图形中运行HDL模拟®modelsim®，或Cadence敏锐®，同时与Simulink金宝app®。使用此功能验证功能的HDL实现是否与系统设计的其他部分合作。此功能需要HDL Verifier™许可证。
功能
GeneratetBstimulus |
生成HDL测试台刺激 |
特性
| HDL测试基准属性 | 生成和自定义HDL测试台 |
话题
如何生成和执行HDL测试工作台以及如何配置测试基准属性。
如何生成用于与HDL模拟工具一起使用的共拟合块和模型。
为第三方HDL工具生成编译和仿真脚本。
特色示例
您还可以从以下列表中选择一个网站：
美洲
- AméricaLatina（Español）
- 加拿大（英语）
- 美国（英语）
