Xilinx的HDL编金宝app码器™支持包®FPGA板使IP核心生成和FPGA交钥匙工作流程的程序支持Xilinx FPGA。金宝appIP核心生成和FPGA交钥匙工作流程帮助您将算法I/O映射到板载接口,生成HDL代码,并综合生成的代码。HDL编码器还提供与Xilinx Vivado的集成®或者Xilinx ISE将生成的代码合成为比特流,您可以直接下载到Xilinx FPGA开发板上。
安装并安装支持包,以便与受支持的第三方工具和金宝app硬件一起使用
了解软硬件协同设计工作流程,以及如何使用workflow Advisor在FPGA板上运行算法
从DUT生成HDL IP核心,用于部署到默认的系统参考设计或在董事会注册的自定义参考设计
为Xilinx FPGA定义和注册自定义参考设计或自定义板
创建包含用户编程的位流,并将其下载到FPGA硬件