在竞争激烈的混合信号设计领域，项目延误对盈利能力是致命的。设计周期很短，市场变化很快，这给了任何设法加速设计过程的公司竞争优势。在半导体技术学术研究中心(STARC)，我们的任务是为我们的支持公司找到一种方法，将设计时间缩短一半，并消除昂贵的衍生产品。金宝app我们已经通过新的系统级设计流程实现了这一目标。
我们的系统级设计流程(我们称之为STARCAD-AMS)从Simulink中的快速和广泛的行为建模开始金宝app®．一旦我们有了在系统级上工作的设计，我们就从Simulink模型生成C代码，并将其导入Cadence金宝app®艺术大师®，其中使用AMS设计器进行模拟。我们使用C代码来验证电路级设计的正确性。我们使用sigma-delta模数转换器(ADC)设计对STARCAD-AMS流程进行了基准测试。我们的研究结果表明，设计时间缩短了一半。
关于STARC
STARC是由日本主要半导体企业共同成立的研究财团。该联盟的使命是通过促进前沿技术和工艺的研究和开发来加强日本半导体行业。STARC与其成员公司、政府和学术界合作，提高设计效率，促进半导体行业的发展。
混合信号设计挑战
将模拟和数字组件组合在一块芯片上带来了在严格模拟或严格数字设备设计中通常不会遇到的挑战。首先，整个系统设计必须划分为模拟部分和数字部分。大多数公司依赖于工程师的主观判断，而不是基于实际的实现约束、目标和有形的度量来进行划分决策。其次，系统级和电路级设计人员使用的不同设计环境阻碍了两个组之间的合作。第三，为了理解和减轻模拟组件的布局影响，整个设计必须在电路级别上使用SPICE等语言进行模拟。电路级模拟需要很长时间来测试新的设计思想或考虑假设场景。
不应对这些挑战的后果代价高昂。对我们成员公司的一项调查显示，平均来说，完成一种新型混合信号设计需要三个树脂。除了每个衍生产品的财务成本之外，由此产生的延迟可能会使设计在交付之前就过时。
STARCAD-AMS设计流程
在项目的第一阶段，我们专注于使用布局工具、SPICE和其他电路级模拟器来改进模拟设计过程。尽管我们减少了大约20%的设计时间，但许多错误直到布局验证后才被发现。这些错误迫使我们修改原来的设计，重做我们已经完成的大部分工作。
为了更早地识别错误，我们将重点从原理图转移到布局设计。然后，我们在设计时间上又减少了50%。在此之后，我们需要将重点转移到系统级设计，以实现更有效的混合信号设计。在比较了各种系统级设计工具后，我们选择了MATLAB®和仿真软金宝app件。我们知道有了MATLAB和Simulink，我们就能进行快金宝app速的模拟。从Simulink模型生成的代码可以与C金宝appadence和我们的电路级设计流程集成——这是一个关键需求。此外，许多STARC成员公司已经在使用MATLAB和Simulink，他们建议我们也使用它们。金宝app
在STARCAD-AMS流程中，我们在Simulink中共同设计和建模设备的模拟和数字部分，然后运行系统级仿真，以分析各种操作条件下设计备选方案的行为和性能。金宝app例如，我们研究了信号带宽和电源信号的变化对信噪比的影响。我们还评估了组件更改的效果;例如，我们确定运算放大器和比较器参数如何影响整体系统性能。理解诸如此类的复杂系统关系对于设计优化至关重要。通过使用Simul金宝appink而不是电路级模拟器，我们可以在以前完成一次模拟所需的时间内完成数百次模拟。
一旦我们在Simulink中验证了设计的行为，我们使用Simulink Coder从模型生成C代码金宝app™和嵌入式编码器™．我们将C代码导入Cadence Virtuoso，并使用AMS Designer在电路级模型中模拟它。通过Simulink仿真结金宝app果与AMS Designer仿真结果的比较，验证了电路级模型。对于设计的数字部分，我们首先验证每个组件，然后是组件组，最后是整个系统。对于模拟部件，从一组模拟组件开始验证。然后，设计过程继续进入我们在STARCAD-AMS开发早期阶段建立的电路级流程。
STARCAD-AMS工作流促进了设计分区，因为它支持从系统模型到寄存器传输级(RTL)设计、逻辑综合和网络列表的快速转换。根据网络列表，工程师可以估计电路的面积和功率需求，并对最佳分区做出明智的决定。
除了模拟和数字组件建模，我们还使用Simulink创建测试台架。金宝app在这个用例中，从Simulink生成的C代码用于驱动电路级模拟中的输入信号。金宝app
设计一个Sigma-Delta模数转换器:一个案例研究
为了测试新的工作流程，我们将其应用于三阶sigma-delta ADC的设计。调制器和抽取滤波器在Simulink中使用积分器、增益和滤波器块，以及传递函数块和MATLAB函数块进行金宝app建模(图1)。完整的设计包括大约200个模拟元件和200个数字门。
在对初始设计进行建模和仿真之后，我们使用MATLAB脚本对模型中的系统参数进行编程调整。接下来，我们从模型生成C代码，并将代码导入AMS Designer(图2)。
图2。金宝appSimulink模型组件(上)用于为AMS Designer组件(下)生成C代码。信号块用于生成测试信号，以刺激模型中的其他块。
我们使用相同的输入信号在AMS Designer中运行模拟，并将AMS Designer输出与Simulink输出进行比较，以验证AMS Designer实现(图3)。金宝app
图3。Simulink(上)和AMS Desi金宝appgner(下)中的输出波形显示几乎相同的结果。
使用STARCAD-AMS模拟-数字协同设计流程，我们的目标是在2013年3月底之前将设计时间缩短一半。从系统设计到后期布局验证，三阶ADC花费了3个工程师日的时间。当另一个团队使用Verilog设计相同的系统时®-AMS，这项工作需要6个工程师日。我们估计，仅使用电路级设计和仿真工具，同样的设计将需要两个月的时间。
持续的发展
我们已经向会员公司演示了STARCAD-AMS。这些公司的工程师将在更复杂的混合信号设计上使用新流程，如反序列化器(SERDES)、锁相环(PLLs)和数字预失真(DPD)设备。我们继续改进STARCAD-AMS，并计划进一步实现从系统级设计到原理图和掩模数据的整个过程的自动化。
