深度学习处理器IP核心架构
深度学习HDL工具箱™提供了一个独立于目标一般深度学习处理器IP核,可以部署到任何自定义平台。您可以重用深度学习处理器IP核心和分享它,以适应深层神经网络各层尺寸和参数。使用这个深度学习处理器IP核心快速原型深从MATLAB神经网络®和部署网络fpga。
这张图片显示了深度学习处理器IP核心架构:
为了说明深度学习处理器IP核心架构,考虑一个图像分类的例子。
DDR内存
你可以将输入图像、权重和输出图像外部DDR内存。处理器包含三个AXI4主接口与外部存储器通信。您可以使用一个AXI4主接口输入图像加载到处理模块。的编译方法生成的重量数据。检索从DDR激活数据,请参阅外部存储器的数据格式。你可以写重量数据部署文件,并使用生成的部署文件初始化深度学习处理器。有关更多信息,请参见初始化部署深度学习处理器不使用MATLAB连接。
内存访问仲裁员模块
激活和重量内存访问仲裁员模块使用AXI主接口读写权重和激活数据处理模块。分析器AXI主接口读写分析器分析器模块时序数据和指令。
卷积核
的Conv内核实现层,有一个卷积层输出格式。两个AXI4主接口提供的重量和激活层Conv内核。的Conv内核然后执行实现层操作的输入图像。这个内核是通用的,因为它可以支持各种大小的张量和形状。金宝app层的列表conv输出格式,请参阅金宝app支持层。的列表conv内核属性,看到dlhdl.ProcessorConfig。
顶级调度程序模块
顶级调度程序模块安排什么指令,读取DDR什么数据,当从DDR读取数据。调度程序模块作为中央计算机在分布式计算机体系结构分配指令处理模块。例如,如果网络有一个卷积层,完全连接层,和一个乘法层调度程序:
日程安排的处理和数据读取指令卷积层并发送他们
conv内核。日程安排的处理和数据读取指令完全连接层和发送他们
足球俱乐部内核。日程安排的处理和数据读取指令乘法层并发送他们
自定义内核。
完全连接内核
完全连接(FC)内核实现层,拥有一个完全连接层输出格式。两个AXI4主接口提供的重量和激活FC内核。的FC内核然后执行全层操作的输入图像。这个内核也是通用的,因为它可以支持各种大小的张量和形状。金宝app层与FC输出格式的列表,看看金宝app支持层。的列表FC内核属性,看到dlhdl.ProcessorConfig。
定制的内核
自定义内核模块实现层,注册为一个自定义层使用registerCustomLayer方法。学习如何创建、注册和验证自己的自定义层,明白了注册、验证和部署自定义自然对数层网络的FPGA。例如,加层、乘层,resize2dlayer,所以在实现定制的内核模块。层上实现这个模块的列表,看看金宝app支持层。的列表定制的内核属性,看到dlhdl.ProcessorConfig。
分析器工具
当你设置分析器论点的预测或predictAndUpdateState方法在从内核,分析器模块收集信息,如Conv内核启动和停止时间,FC内核启动和停止时间,等等。性能分析模块使用这些信息来创建一个分析器与这些结果表。有关更多信息,请参见概要推理运行。
