Intel SoC设金宝app备的HDL编码器支持包

的FPGA部分生成代码英特尔SoC FPGA

发布说明
PDF文档

发布说明
PDF文档

Intel的HDL C金宝appoder™支持包^®SoC设备金宝app支持生成IP核，可以使用英特尔Qsys集成到FPGA设计中。当与the结合使用时嵌入式编码器^®金宝app英特尔SoC设备支持包，该解决方案可以在Intel SoC FPGA上使用C和HDL代码生成编程。硬件/软件协同设计工作流涵盖模拟、原型、验证和实现。

设置和配置

下载并安装与第三方EDA工具和支持硬件一起金宝app使用的支持包

硬件-软件协同设计基础

了解软硬件协同设计工作流，以及如何使用workflow Advisor在SoC平台上运行算法

自定义IP核生成

从DUT生成HDL IP核，用于部署到默认的系统参考设计或在电路板上注册的自定义参考设计

自定义板和参考设计

定义和注册自定义参考设计或自定义板的英特尔SoC设备

部署

创建包含用户编程的比特流，并将其下载到英特尔SoC平台