主要内容

HDL代码生成金宝app

从Simulink生成HDL代码金宝app®楷模

通过生成HDL代码并将该代码部金宝app署在应用程序特定的集成电路(ASIC)或现场可编程门阵列(FPGA)上,通过生成HDL代码并部署该代码来实现您的Simulink模型或子系统。使用与HDL代码生成兼容的块设计模型。如果模型使用浮点数据,请使用定点Designer™将其转换为固定点模型。生成HDL代码并验证其与原始算法匹配之后,请在目标硬件上部署HDL代码。

  • 模型和建筑设计
    金宝app支持的块,最佳实践,设计模式,兼容性检查,SIMSCAPE建模,时钟和重置信号
  • HDL建模指南
    Simulink模型中设计HDL算法的指南金宝app
  • 代码生成
    HDL代码生成,代码配置,测试工作台生成
  • 确认
    针对原始型号的模拟和验证生成的HDL代码以及fpga-in-in-the-line-the-in-the-in-the-In
  • 部署
    合成脚本和部署生成的HDL代码到Intel®,xilinx®,Speedgoat®和自定义FPGA板
  • 速度和区域优化
    通过资源共享,流,管道,RAM映射,循环优化的改进
  • 报告和脚本
    可追溯性,优化和资源报告;标准合规性,综合脚本