IP核心代工作流Speedgoat金宝app可编程I / O模块
高密度脂蛋白编码器™使用IP核心代工作流的基础设施来生成一个可重用的HDL Speedgoat IP核®金宝app®可编程I / O模块Xilinx的支持金宝app®Vivado®。工作流产生一个IP核心报告显示目标接口配置和代码生成器设置指定。可以集成IP核心成一个更大的设计通过添加它在嵌入式系统集成环境。看到自定义的IP核心代。
此图显示了软件生成一个IP核心AXI接口和集成了IP核心FPGA参考设计。
金宝app支持I / O模块
了解I / O模块,HDL编码支持的金宝app金宝app仿真软件实时FPGA的I / O工作流,看到Speedgoat FPGA与金宝app高密度脂蛋白工作流支持顾问。
IP核心代工作流
此工作流有这些关键功能:
使用Xilinx Vivado作为合成工具。
生成一个可重用和可共享的IP核。IP核心包RTL代码,C头文件,IP核心定义文件。
创建一个项目将IP核心集成到Speedgoat参考设计。
生成一个FPGA比特流和下载比特流到目标硬件。
建筑FPGA比特流后,生成一个工作流金宝app仿真软件实时™模型。模型是一个接口子系统模型包含块FPGA编程和与I / O通信模块通过作为PCIe总线实时执行期间。
限制
IP核心代工作流不支持:金宝app
内存架构设置为
没有时钟使通用的RAM。使用不同时钟接口IP核和阿喜。的
IPCore_Clk和AXILite_ACLK必须同步和连接到同一个时钟脉冲源。的IPCore_RESETN和AXILite_ARESETN必须连接到同一个重置来源。看到全局重置信号IP核心的同步时钟域。
