高速电子系统遭受信号退化的各种损害,如阻抗失配、衰减和串扰。使用SerDes工具箱™中的均衡和增益调制块,您可以补偿由有损信道引入的失真。
从并行转换器设计app,可以设计顶级SerDes系统并进行统计分析。利用构建模块和系统对象对包括发射机和接收机在内的SerDes系统进行了设计、配置、仿真和分析。
并行转换器设计 | 设计和分析用于导出的SerDes系统金宝app,MATLAB和IBIS-AMI |
optPulseMetric |
优化例程的脉冲响应度量 |
伪随机位序列 |
伪随机二进制序列 |
impulse2step |
阶跃响应来自脉冲响应 |
impulse2pulse |
脉冲响应来自脉冲响应 |
pulse2impulse |
脉冲响应中的脉冲响应 |
pulse2stateye |
从脉冲响应统计眼 |
pulse2pda |
从脉冲响应分析峰值失真 |
pulse2wave |
数据模式波形来自脉冲响应 |
wave2pulse |
来自数据模式波形的脉冲响应 |
这个例子展示了如何使用SerDes Designer应用程序来创建和分析一个SerDes系统,并从Simulink®中创建发射器和接收器的IBIS-AMI模型。金宝app
构建SerDes系统的基本组件。
探讨一阶时钟数据恢复(CDR)的行为、控制和特性。
定制和探索SerDes系统的统计分析。
在链路分析和均衡设计中注入抖动。
在兼容的Linux版本上生成共享对象。