主要内容

SerDes系统的设计与仿真

使用SerDes Designer应用程序设计和模拟SerDes系统

高速电子系统遭受信号退化的各种损害,如阻抗失配、衰减和串扰。使用SerDes工具箱™中的均衡和增益调制块,您可以补偿由有损信道引入的失真。

并行转换器设计app,可以设计顶级SerDes系统并进行统计分析。利用构建模块和系统对象对包括发射机和接收机在内的SerDes系统进行了设计、配置、仿真和分析。

应用程序

并行转换器设计 设计和分析用于导出的SerDes系统金宝appMATLAB和IBIS-AMI

全部展开

DFECDR 带时钟和数据恢复(CDR)的判决反馈均衡器(DFE)
CDR 模型一个时钟数据恢复电路
固定资产 建立前馈均衡器模型
CTLE 连续时间线性均衡器(CTLE)模型
自动增益控制 自动调整增益以保持输出波形幅度
VGA 模拟了一个可变增益放大器
SaturatingAmplifier 模拟饱和放大器
IBIS-AMI clock_times 从自定义dfdr和CDR恢复SerDes时钟时间值
透传 不加修改地传播基带信号
模拟通道 从信道损耗度量或脉冲响应构建损耗模型
配置 在SerDes系统模型中配置系统范围的设置
眼图范围 显示时域信号眼图
刺激 在SerDes模型中设置伪随机二进制序列(PRBS)模式和要模拟的符号数

对象

全部展开

并行转换器。DFECDR 带时钟和数据恢复(CDR)的判决反馈均衡器(DFE)
并行转换器。CDR 执行时钟数据恢复功能
并行转换器。固定资产 建立前馈均衡器模型
并行转换器。CTLE 连续时间线性均衡器(CTLE)或峰值滤波器
并行转换器。自动增益控制 自动调整增益以保持输出波形幅度
并行转换器。VGA 模拟了一个可变增益放大器
并行转换器。SaturatingAmplifier 模拟饱和放大器
并行转换器。透传 不加修改地传播基带信号
并行转换器。ChannelLoss 创建简单的有损传输线模型
SParameterChannel 将s参数转换为脉冲响应

功能

optPulseMetric 优化例程的脉冲响应度量
伪随机位序列 伪随机二进制序列
impulse2step 阶跃响应来自脉冲响应
impulse2pulse 脉冲响应来自脉冲响应
pulse2impulse 脉冲响应中的脉冲响应
pulse2stateye 从脉冲响应统计眼
pulse2pda 从脉冲响应分析峰值失真
pulse2wave 数据模式波形来自脉冲响应
wave2pulse 来自数据模式波形的脉冲响应

主题

设计SerDes系统,导出IBIS-AMI模型

这个例子展示了如何使用SerDes Designer应用程序来创建和分析一个SerDes系统,并从Simulink®中创建发射器和接收器的IBIS-AMI模型。金宝app

SerDes系统基础

构建SerDes系统的基本组件。

SerDes系统中的时钟和数据恢复

探讨一阶时钟数据恢复(CDR)的行为、控制和特性。

SerDes系统中的统计分析

定制和探索SerDes系统的统计分析。

SerDes系统中的抖动分析

在链路分析和均衡设计中注入抖动。

Linux版本兼容性

在兼容的Linux版本上生成共享对象。

特色的例子