Aggiornamento Sulla Malattia Da Coronavirus 2019（Covid-19）

一个成因德莱克雷甘菊·普罗巴尼州登上alla扩散德尔病毒科动物 - 19，aggiungeremo ultoriori corsi di formazione在线con istruttore来到Aula的Alternativa Opzionale Ai Corsi。

Calendario E Registrazione.

prerequisiti.

Founlameni 金宝appSimulink Per Modellazione di Algoritmi E Sistemi（o.Fondamenti 金宝appSimulink Per Sistemi AutomobilisticiO.Fondamenti 金宝appSimulink Per Sistemi Aerospaziali）。Conoscenza dei Linguaggi di Programmazione C E HDL。

Programmazione Xilinx Zynq Socs在Matlab e Sim金宝appulink中

Questo Corso Pratico di Due Giorni Illustra来了SvilupPare e Configurare I Modelli在Ambiente Simulin金宝appk^®每个I SoC Zynq的e Generare Codice^®-7000所有可编程di xilinx^®。IlCorsoèRivoltoautenti simul金宝appink che Intendono Filearo evalide Codice Codice嵌入式E HDL Per IL Progetto Combinato Di软件/硬件Usando嵌入式编码器^®E HDL编码器^™。Ad Igni Partecante Viene Fornita Una Scheda Zedboard^™每个La Durata del Corso。La SchedaVerràProgrammataDurante Le Lezioni ERimarràAiPartecipanti Anche Dopo Il Corso。gli argomenti trattati comminalono：

panoramica della piattaforma zynq e setup dell'ambiente
介绍一个嵌入式编码器E一个HDL编码器
Generazione e Rilascio del Core IP
Utilizzare l'Interfaccia Axi4
Verifica处理器 - 循环
Interfaccia Dati Con Implicaione实时
Cantusione di Drivers di dissositivi
Personalizzaione del Progetto.

Scopri Maggiori Dettagli Sui Nostri Corsi

prerequisiti.

Giorno 1
panoramica su zynq e设置dell'ambiente	obiettivo：Configurare La Piattaforma Zynq-7000 E L'Ambiente Matlab。 Panoramica Su Zynq-7000 Configurare La Piattaforma E IL Software Zynq Configurare L'Ambiente Matlab Testare Le Connessioni Con L'硬件Zynq
介绍一个嵌入式编码器E一个HDL编码器	obiettivo：Configurare Modelli 金宝appSimulink Per La Generazione Di Codice嵌入式E Interpretare IL Codice Generato。 Architettura di Un'Applicazione嵌入式 Wenerare Codice ert. Moduli Di Codice. Strutture Dati Nel Codifice Generato Configurare UN Modello 金宝appSimulink Per La Generazione di Codice HDL Utilizzare HDL工作流程顾问
Generazione e caricamento del核心IP	obiettivo：USARE HDL工作流程顾问Per Configurare UN Modello Simulink，Gen金宝apperare SIA Codice HDL Che Codice C，E Caricamento Su Piattaforma Zynq。每个Logiche Programmabili配置UN Sottosistema Configurare L'Interfaccia E Le Periferiche目标 Wenerare IL核心IP E Integare Con SDK Generare E Caricare IL Bitstream FPGA Wenerare e caricare联合国Modello Dell'Interfaccia软件 MESSA A PUNTO DEI PARIARETI URILIZZANDO L'外部模型
Utilizzare l'Interfaccia Axi4	obiettivo：UrilitizzareLeverie Interfacce Axi Per La Trasmissione di Dati Tra I Sistemi di Trattamento E Le Logiche Programmabili。介绍ext Interfacce Axi Applicazioni Axi4-Lite Utilizzare lo Axi4-Stream Prestazioni Dell'Interfaccia Axi4.
Verifica处理器 - 循环	obiettivo：Verificare L'Algoritmo在Esecuzione Sulla Piattaforma Zynq E Misurare I Tempi Di Esecuzione Nell'Algoritmo di Produzione。 IL工作流处理器 - 循环（PIL）SU Zynq Verifica Pil Con模型参考 Profiling Dell'esecuzione del Codice Con Pil Dightazioni Sul Pil

Giorno 2
每个L'Implicaione的Interfaccia Dati实时	obiettivo：USARE L'Interfaccia UDP每Lo流Dei Dati Tra Simulink E L'A金宝apppplicaione实时在Esecuzione Su Piattaforma Zynq。 panoramica sull'interfaccia dati. Configurare I Blocchi UDP每Lo流Dei Dati sincronizzare i dati tra 金宝appsimulink e zynq Interfaccia Dati Con Axi流 partizionamento del progetto Dightazioni sull'interfaccia dati.
Integrare Driver Dispositivi.	obiettivo：Sviluppare Interfacce Con驱动器Dispositivi Periferiche。每个SVILUPPARE驱动程序的工作流程 USARE IL遗留代码工具 Interfaccia GPIO. Cross-Compilazione Dei Driver Dispositivi
Perserfirezzione di联合国Progetto di Riferimento	obiettivo：CRARE UN PARCK DI IP RIUTILIZABILE每Vivado E Registerrare Le Psurferzzate E i Progetti di Riferimento。 Motivazioni Della Perserfizzaione di Progetti di Riferimento Creazione di Compancei riutilizzabili pervivado 介绍AI Progetti di Riferimento Perserfirezzaione del Progetto di Riferimento Registrare Le Carte Perforfizzate E i Progetti di Riferimento

保证运行

Registrandoti Ad Uno Di Questi Corsi，Avrai La Certezza Che NonSaràCuncelatoo rischedulato per nessuna ragione。

Calendario Corsi Matlab e 金宝appSimulink

Questo CorsoNonèTenutoal Mometo。