革新的な無線通信デバesc escスを設計するには，複数の専門分野にまたがる密接な共同作業が必要です。アルゴリズムモデルをFPGAハードウェアに展開することで,ラピッドプロトタイピングと実機でのテストが可能になります。また,システムレベルのアルゴリズムから直接HDLコードを自動生成することにより,実装や検証の時間のかかる手順を省くことができます。
このホワトペパでは，5g nrセルサチの設計を使用してプロセスを解説し，matlab®アルゴリズムおよびS金宝appimulink®モデルをfpga用のHDLに直接変換するためのワ，クフロ，を説明します。
トピックには以下の内容が含まれます。
- MATLABおよび5 g工具箱を使用した5 g NR規格に準拠したアルゴリズムモデリング
- フレムベスのMATLABアルゴリズムからSimul金宝appinkのストリミング実装への移行
- 定点设计师™を使用した固定小数点の実装とターゲットハードウェアの知識
- 実証済みのIP地址ブロックを使用した設計期間の短縮
- タ、ゲットハ、ドウェア(今回はXilinx .®Zynq®デバesc escス)でのHDLの生成および展開
詳細
您也可以从以下列表中选择一个网站: