dsphdl。FIRRateConverter

上采样，滤波，下采样输入信号

展开全部页面

描述

的dsphdl。FIRRateConverter系统对象™对输入信号进行上采样、滤波和下采样。它针对HDL代码生成进行了优化，并且每次对每个通道的一个样本进行操作。该对象实现了高效的多相结构，以避免不必要的算术运算和高中间采样率。

对象以的整数因子向上采样l，应用FIR滤波器，并按整数因子的下采样米．

重新采样和过滤输入数据:

创建dsphdl。FIRRateConverter对象并设置其属性。
使用参数调用对象，就像调用函数一样。

有关系统对象如何工作的详细信息，请参见什么是系统对象?

创建

语法

HDLFIRRC = dsphdl。FIRRateConverter

HDLFIRRC = dsphdl.FIRRateConverter(L,M,num)

HDLFIRRC = dsphdl。FIRRateConverter (___、名称、值)

描述

HDLFIRRC= dsphdl。FIRRateConverter返回一个System对象，HDLFIRRC，它对输入的每个通道重新采样。对象以的整数因子向上采样l，应用FIR滤波器，并按整数因子的下采样米．默认的L / M是3/2。

例子

HDLFIRRC= dsphdl。FIRRateConverter (l，米，全国矿工工会）设置InterpolationFactor财产l,DecimationFactor财产米，以及分子财产全国矿工工会．

HDLFIRRC= dsphdl。FIRRateConverter (___，名称,值）使用一个或多个名称-值对设置属性。将每个属性名用单引号括起来。例如:

HDLFIRRC = dsphdl。FIRRateConverter (l，米，Num,“ReadyPort”,真正的);

属性

全部展开

除非另有说明，属性为nontunable，这意味着在调用对象后不能更改它们的值。对象在调用时锁定，而释放功能解锁它们。

如果属性为可调，您可以随时更改其值。

有关更改属性值的详细信息，请参见使用系统对象的MATLAB系统设计．

`InterpolationFactor`- - - - - -Upsampling因素
3.(默认)|正整数标量

Upsampling因素,l，指定为正整数。

`DecimationFactor`- - - - - -将采样因子
2(默认)|正整数标量

将采样因子,米，指定为正整数标量。

`分子`- - - - - -FIR滤波器系数
`Firpm (70，[0 .28 .32 1]，[1 1 0 0])`(默认)|的降幂向量z^－1

FIR滤波器系数，指定为的降幂矢量z^－1．

您可以使用信号处理工具箱™滤波器设计函数来生成滤波器系数，例如fir1．设计一个归一化截止频率不大于的低通滤波器分钟(1 / L, 1 /米)．对象将内部筛选器状态初始化为零。

`ReadyPort`- - - - - -启用就绪参数
`假`(默认)|`真正的`

启用准备好了对象的输出参数。当启用时，对象返回一个逻辑标量值，准备好了，当你调用对象时。当准备好了是1(true)，则该对象在下次调用时已准备好接受新的输入样例。

`RoundingMethod`- - - - - -用于定点运算的舍入模式
`“地板”`(默认)|`“天花板”`|`“收敛”`|`“最近的”`|`“圆”`|`“零”`

舍入模式用于定点操作。当输入为时，此属性不应用单或双类型。“简单”不支持Mode。金宝app

`OverflowAction`- - - - - -用于定点操作的溢出模式
`“包装”`(默认)|`“饱和”`

溢出模式用于定点操作。当输入为时，此属性不应用单或双类型。

`CoefficientsDataType`- - - - - -FIR滤波器系数的数据类型
`numerictype(1, 16日,16)`(默认)|`numerictype(年代,西城,fl)`

FIR滤波器系数的数据类型，指定为anumerictype(年代,西城,fl)对象与signedness，字长,部分长度属性。

`OutputDataType`- - - - - -输出数据样本的数据类型
`“与输入字长相同”`(默认)|`numerictype(年代,西城,fl)`|`“充分精确”`

输出数据样本的数据类型，指定为'与输入相同的字长”、“完整的精度’或anumerictype(年代,西城,fl)对象与signedness，字长,部分长度属性。

使用

语法

[dataOut,validOut] = HDLFIRRC(dataIn,validIn)

[dataOut,validOut,ready] = HDLFIRRC(dataIn,validIn)

描述

例子

(dataOut，validOut= hdlfirrc (dataIn，validIn）重新取样dataIn根据InterpolationFactor（l),DecimationFactor（米)的属性。要避免在使用此语法时丢弃样本，请应用新的有效输入样本，使用validIn设置为真正的，只是每一个装天花板(L / M)调用对象。对象集validOut来真正的当dataOut是新的有效样品。

例子

(dataOut，validOut，准备好了= hdlfirrc (dataIn，validIn）重新采样输入数据并返回准备好了指示对象是否可以在下一次调用时接受一个新的样本。

属性时应用此语法ReadyPort财产真正的．例如:

HDLFIRRC = dsphdl。FIRRateConverter (.．.,“ReadyPort”,真正的);.．.[dataOut,validOut,ready] = rateConverter(dataIn,validIn);

输入参数

全部展开

`dataIn`- - - - - -数据输入
标量或行向量

数据输入，指定为标量，或指定为行向量，其中每个元素表示一个独立通道。

双而且单数据类型支持模拟，但不支持HD金宝appL代码生成。

数据类型:fi|int8|int16|int32|int64|uint8|uint16|uint32|单|双
复数支持:金宝app是的

`validIn`- - - - - -指示有效的输入数据
标量

指示输入数据是否有效的控制信号。当validIn是1（真正的)，该对象从dataIn论点。当validIn是0（假的值，该对象将忽略dataIn论点。

您可以每次应用一个有效的数据示例装天花板(L / M)调用对象。你可以使用可选选项准备好了输出信号，表示该对象何时可以接受新的样品。

数据类型:逻辑

输出参数

全部展开

`dataOut`-重采样和过滤数据样本
标量或行向量

重新采样和过滤的数据样本，作为标量返回，或作为每个元素代表一个独立通道的向量返回。

双而且单数据类型支持模拟，但不支持HD金宝appL代码生成。

数据类型:fi|int8|int16|int32|int64|uint8|uint16|uint32|单|双
复数支持:金宝app是的

`validOut`—有效的输出数据
标量

指示输出数据是否有效的控制信号。当validOut是1（真正的对象返回有效的数据dataOut论点。当validOut是0（假的值dataOut论点无效。

数据类型:逻辑

`准备好了`-表示对象已经为新的输入数据做好准备
标量

指示对象已准备好在下一个周期进行新的输入数据采样的控制信号。当准备好了是1（真正的)，则可指定数据而且有效的下一个时间步骤的输入。当准备好了是0（假)，对象将忽略下一个时间步骤中的任何输入数据。

依赖关系

要启用此参数，请设置ReadyPort财产真正的．

数据类型:逻辑

对象的功能

要使用对象函数，请将System对象指定为第一个输入参数。例如，释放system对象的系统资源obj，使用这种语法:

发行版(obj)

全部展开

所有系统对象通用

`一步`	运行系统对象算法
`释放`	释放资源并允许更改系统对象属性值和输入特征
`重置`	重置的内部状态系统对象

例子

全部折叠

Downsample信号

打开实时脚本

将信号从48千赫转换为32千赫dsphdl。FIRRateConverter系统对象™。

定义输入信号的采样率和长度，以及2 kHz余弦波形。集validIn＝真正的对于每个样本。

Fs = 48e3;Ns = 100;t = (0:Ns-1).'/Fs;dataIn = cos(2*pi*2e3*t);validIn = true(Ns,1);

PreallocatedataOut而且validOut信号更快的模拟。

dataOut = 0 (Ns,1);validOut = false(Ns,1);

创建System对象。将其配置为使用等纹波滤波器执行2/3倍的速率转换。

分子= firpm(70，[0 0.25 0.32 1]，[1 1 0 0]);firrc = dsphdl.FIRRateConverter(2,3，分子);

调用System对象来执行速率转换并获取每个输出示例。

为k = 1:Ns [dataOut(k)，validOut(k)] = firrc(dataIn(k)，validIn(k));结束

因为输入抽样率高于输出抽样率，不是每个成员的dataOut是有效的。使用validOut从中提取有效样品dataOut．

y = dataOut(validOut);

使用逻辑分析器查看输入和输出信号。

La = dsp。logicAnalyzer(“NumInputPorts”4“SampleTime”1 / Fs,“时间间隔”Ns / Fs);modifyDisplayChannel(洛杉矶,1,“名字”，“dataIn”，“格式”，“模拟”，“高度”, 8) modifyDisplayChannel (2“名字”，“validIn”) modifyDisplayChannel (la 3“名字”，“dataOut”，“格式”，“模拟”，“高度”, 8) modifyDisplayChannel (4“名字”，“validOut”)拉(dataIn validIn、dataOut validOut)

Upsample信号

打开实时脚本

转换信号从40兆赫到100兆赫使用dsphdl。FIRRateConverter系统对象™。为了避免在信号上采样时超出对象，手动控制输入速率。

定义输入信号的采样率和长度，以及一个定点余弦波形。

Fs = 40e6;Ns = 50;t = (0:Ns-1).'/Fs;X = fi(cos(2* *1.2e6*t)，1,16,14);

定义速率转换参数。使用5的插值因子和2的抽取因子。计算对象多久可以接受一个新的输入样本。

L = 5;M = 2;stepsPerInput = ceil(L/M);numSteps = stepsPerInput*Ns;

生成dataIn而且validIn基于对象接受新样本的频率。

dataIn = 0 (numSteps,1，“喜欢”, x);dataIn(1:stepsPerInput:end) = x;validIn = false(numSteps,1);validIn(1:stepsPerInput:end) = true;

创建System对象。配置它使用指定的因子和等纹波FIR滤波器执行速率转换。

分子= firpm(70，[0 0.15 0.25 1]，[1 1 0 0]);rateConverter = dsphdl.FIRRateConverter(L,M，分子);

创建一个Logic Analyzer来捕获和查看输入和输出信号。

La = dsp。logicAnalyzer(“NumInputPorts”4“SampleTime”1 / Fs,“时间间隔”numSteps / Fs);modifyDisplayChannel(洛杉矶,1,“名字”，“dataIn”，“格式”，“模拟”，“高度”, 8) modifyDisplayChannel (2“名字”，“validIn”) modifyDisplayChannel (la 3“名字”，“dataOut”，“格式”，“模拟”，“高度”, 8) modifyDisplayChannel (4“名字”，“validOut”）

调用System对象来执行速率转换并获取每个输出示例。调用逻辑分析器将每个样本添加到波形显示中。

为k = 1:numSteps [dataOut,validOut] = rateConverter(dataIn(k)，validIn(k));洛杉矶(dataIn (k), validIn (k), dataOut, validOut)结束

上采样时控制输入速率

打开实时脚本

转换信号从40兆赫到100兆赫使用dsphdl。FIRRateConverter系统对象™。使用可选的准备好了输出信号以避免在数据上采样时溢出对象。的准备好了信号表示对象可以在下次调用该对象时接受新的数据样本。

定义输入信号的采样率和长度，以及一个定点余弦波形。创建一个SignalSource对象按需提供数据示例。

Fs = 40e6;Ns = 50;t = (0:Ns-1).'/Fs;X = fi(cos(2* *1.2e6*t)，1,16,14);inputSource = dsp.SignalSource(x);

定义速率转换参数。使用5的插值因子和2的抽取因子。确定需要转换的对象的调用次数Ns样本。

L = 5;M = 2;numSteps = floor(Ns*L/M);

创建FIR速率转换器System对象。配置它使用指定的因子和等纹波FIR滤波器执行速率转换。启用可选的准备好了输出端口。

分子= firpm(70，[0 0.15 0.25 1]，[1 1 0 0]);rateConverter = dsphdl。FIRRateConverter (l，米，分子，“ReadyPort”,真正的);

创建一个Logic Analyzer来捕获和查看输入和输出信号。

La = dsp。logicAnalyzer(“NumInputPorts”，5,“SampleTime”1 / Fs,“时间间隔”numSteps / Fs);modifyDisplayChannel(洛杉矶,1,“名字”，“dataIn”，“格式”，“模拟”，“高度”, 8) modifyDisplayChannel (2“名字”，“validIn”) modifyDisplayChannel (la 3“名字”，“dataOut”，“格式”，“模拟”，“高度”, 8) modifyDisplayChannel (4“名字”，“validOut”) modifyDisplayChannel (la 5“名字”，“准备好了”）

初始化准备好了信号。对象总是在第一次调用时为输入数据做好准备。

Ready = true;

调用System对象来执行速率转换并获取每个输出示例。当对象指示它准备就绪时，应用一个新的输入样例。否则,设置validIn来假．

为k = 1:numSteps如果ready dataIn = inputSource();结束validIn =就绪;[dataOut,validOut,ready] = rateConverter(dataIn,validIn);洛杉矶(dataIn validIn、dataOut validOut,准备)结束

基于FIR速率转换器的HDL代码生成设计

打开脚本

创建一个针对HDL代码生成的速率转换函数，以及一个测试平台来执行它。该功能将信号从40 MHz转换为100 MHz。为了避免超出对象，试验台手动控制输入速率。

定义输入信号的采样率和长度，以及一个定点余弦波形。

Fs = 40e6;Ns = 50;t = (0:Ns-1).'/Fs;X = fi(cos(2* *1.2e6*t)， 1,16,14);

定义速率转换参数。使用5的插值因子和2的抽取因子。计算对象接受新数据样本的频率。

L = 5;M = 2;stepsPerInput = ceil(L/M);numSteps = stepsPerInput*Ns;

生成dataIn而且validIn基于对象接受新样本的频率。

dataIn = 0 (numSteps,1，“喜欢”, x);dataIn(1:stepsPerInput:end) = x;validIn = false(numSteps,1);validIn(1:stepsPerInput:end) = true;

创建一个Logic Analyzer来捕获和查看输入和输出信号。

La = dsp。logicAnalyzer(“NumInputPorts”4“SampleTime”1 / Fs,“时间间隔”numSteps / Fs);modifyDisplayChannel(洛杉矶,1,“名字”，“dataIn”，“格式”，“模拟”，“高度”, 8) modifyDisplayChannel (2“名字”，“validIn”) modifyDisplayChannel (la 3“名字”，“dataOut”，“格式”，“模拟”，“高度”, 8) modifyDisplayChannel (4“名字”，“validOut”）

编写一个创建并调用System对象的函数。

函数[dataOut,validOut] = HDLFIRRC5_2(dataIn,validIn)% HDLFIRRC5_2使用dsphdl处理一个数据样本。FIRRateConverter系统%的对象。dataIn是一个定点标量值。validIn是逻辑标量值。您可以从这个函数生成HDL代码。持续的firrc5_2;如果isempty (firrc5_2)分子= firpm(70年,[0,酒精含量为1],[1 1 0,0]);firrc5_2 = dsphdl.FIRRateConverter(5,2，分子);结束[dataOut,validOut] = firrc5_2(dataIn,validIn);结束

通过为每个数据样本调用函数来重新采样信号。

为k = 1:numSteps [dataOut,validOut] = HDLFIRRC5_2(dataIn(k)，validIn(k));洛杉矶(dataIn (k), validIn (k), dataOut, validOut)结束

算法

全部展开

节点实现的算法FIR速率转换器块引用页。

流控制

对象接受并返回控制信号参数，以调整采样流的节奏。缺省情况下，该对象使用validIn而且validOut控制信号。您也可以启用准备好了输出信号。

的准备好了Output表示该对象可以在下次调用该对象时接受新的输入数据示例。当l≥米，你可以使用准备好了参数实现连续输出数据样本。如果在每个time对象返回后应用一个新的输入样例准备好了＝真正的，每次对对象的调用返回一个数据输出样例validOut＝真正的．

当您没有启用准备好了参数时，只能应用有效数据样例装天花板(L / M)调用对象。例如:

L / M= 4/5 -您可以在每次调用上应用一个新的输入示例。
L / M= 3/2 -你可以在每一次调用上应用一个新的输入样本。

扩展功能

C/ c++代码生成
使用MATLAB®Coder™生成C和c++代码。

该系统对象支持C/ c++代码生成加速金宝appMATLAB^®仿真，并用于DPI组件生成。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

双而且单数据类型支持模拟，但不支持HD金宝appL代码生成。

若要从预定义的系统对象生成HDL代码，请参见从Viterbi解码器系统对象生成HDL代码(高密度脂蛋白编码器)．

版本历史

在R2015b中引入

全部展开

R2022a:移动到DSP HDL工具箱从DSP系统工具箱

R2022a的行为发生了变化

在R2022a之前，该对象被命名为R2022adsp。HDLFIRRateConverter是DSP系统工具箱™产品的一部分。

R2022a:删除请求参数

R2022a的行为发生了变化

在以前的版本中，对象提供了一个可选的请求论点。这个论点不再成立。

R2022a:同步就绪信号

R2022a的行为发生了变化

在以前的版本中，准备好了输出信号是直接馈通，没有输出管道寄存器。这个信号现在在对象的输出中被流水线化。

dsphdl。FIRRateConverter

描述

创建

语法

描述

属性

InterpolationFactor- - - - - -Upsampling因素3.(默认)|正整数标量

DecimationFactor- - - - - -将采样因子2(默认)|正整数标量

分子- - - - - -FIR滤波器系数Firpm (70，[0 .28 .32 1]，[1 1 0 0])(默认)|的降幂向量z－1

ReadyPort- - - - - -启用就绪参数假(默认)|真正的

RoundingMethod- - - - - -用于定点运算的舍入模式“地板”(默认)|“天花板”|“收敛”|“最近的”|“圆”|“零”

OverflowAction- - - - - -用于定点操作的溢出模式“包装”(默认)|“饱和”

CoefficientsDataType- - - - - -FIR滤波器系数的数据类型numerictype(1, 16日,16)(默认)|numerictype(年代,西城,fl)

OutputDataType- - - - - -输出数据样本的数据类型“与输入字长相同”(默认)|numerictype(年代,西城,fl)|“充分精确”

使用

语法

描述

输入参数

dataIn- - - - - -数据输入标量或行向量

validIn- - - - - -指示有效的输入数据标量

输出参数

dataOut-重采样和过滤数据样本标量或行向量

validOut—有效的输出数据标量

准备好了-表示对象已经为新的输入数据做好准备标量

依赖关系

对象的功能

所有系统对象通用

例子

Downsample信号

Upsample信号

上采样时控制输入速率

基于FIR速率转换器的HDL代码生成设计

算法

流控制

扩展功能

C/ c++代码生成使用MATLAB®Coder™生成C和c++代码。

HDL代码生成使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

版本历史

R2022a:移动到DSP HDL工具箱从DSP系统工具箱

R2022a:删除请求参数

R2022a:同步就绪信号

另请参阅

块

对象

`InterpolationFactor`- - - - - -Upsampling因素
3.(默认)|正整数标量

`DecimationFactor`- - - - - -将采样因子
2(默认)|正整数标量

`分子`- - - - - -FIR滤波器系数
`Firpm (70，[0 .28 .32 1]，[1 1 0 0])`(默认)|的降幂向量z^－1

`ReadyPort`- - - - - -启用就绪参数
`假`(默认)|`真正的`

`RoundingMethod`- - - - - -用于定点运算的舍入模式
`“地板”`(默认)|`“天花板”`|`“收敛”`|`“最近的”`|`“圆”`|`“零”`

`OverflowAction`- - - - - -用于定点操作的溢出模式
`“包装”`(默认)|`“饱和”`

`CoefficientsDataType`- - - - - -FIR滤波器系数的数据类型
`numerictype(1, 16日,16)`(默认)|`numerictype(年代,西城,fl)`

`OutputDataType`- - - - - -输出数据样本的数据类型
`“与输入字长相同”`(默认)|`numerictype(年代,西城,fl)`|`“充分精确”`

`dataIn`- - - - - -数据输入
标量或行向量

`validIn`- - - - - -指示有效的输入数据
标量

`dataOut`-重采样和过滤数据样本
标量或行向量

`validOut`—有效的输出数据
标量

`准备好了`-表示对象已经为新的输入数据做好准备
标量

C/ c++代码生成
使用MATLAB®Coder™生成C和c++代码。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。