主要内容

このペ，ジの翻訳は最新ではありません。ここをクリックして，英語の最新版を参照してください。

金宝app实时Fpga I/Oモジュ，ル

金宝app®实时™Fpga I/OモジュルのHDLコドの生成と展開(金宝app实时仿真软件が必要)

Speedgoat®I/Oモジュルに展開するfpgaプログラミングファルと金宝app实时仿真软件Fpga I/O转换器ンタ，フェ，スを生成できます。Speedgoat仿金宝app真软件プログラム可能I / Oモジュール向けのIPコアの生成ワークフローを参照してください。

クラス

すべて展開する

hdlcoder。董事会 单板注册对象，用于描述SoC自定义单板
hdlcoder。WorkflowConfig 配置HDL代码生成和部署工作流
hdlcoder。ReferenceDesign 描述SoC参考设计的参考设计注册对象

関数

すべて展開する

socExportReferenceDesign 导出自定义参考设计HDL工作流顾问
addExternalIOInterface 为单板对象定义外部IO接口
addExternalPortInterface 为单板对象定义外部端口接口
addInternalIOInterface 在生成的IP核和现有IP核之间添加和定义内部IO接口
addAXI4MasterInterface 添加并定义AXI4主接口
addAXI4SlaveInterface 添加并定义AXI4从接口
addAXI4StreamInterface 添加AXI4-Stream接口
addAXI4StreamVideoInterface 增加AXI4-Stream视频接口
addClockInterface 增加时钟和复位接口
addCustomEDKDesign 赛灵思公司Edk MHSプロジェクトファルの指定
addCustomQsysDesign 指定阿尔特拉Qsys项目文件
addCustomVivadoDesign 赛灵思公司Vivadoのエクスポトしたブロック設計Tclファルの指定
addIPRepository 在自定义参考设计中包括IP存储库文件夹中的IP模块
addParameter 为参考设计添加和定义自定义参数
validateReferenceDesign 检查参考设计对象中的属性值
validateBoard 检查板对象中的属性值

トピック

関連情報

トラブルシュ，ティング

IPコアの生成ワークフローと模型金宝app实时FPGA的I / Oワークフローでのタイミングエラーの解決

VivadoベースのボードでのIPコアの生成ワークフローまたは模型实时金宝appFPGA的I / Oワークフローの[FPGAビットストリームのビルド]ステップにおけるタイミングエラーを解決します。