HDL Verifier™让您测试和验证Verilog^®和硬件描述语言(VHDL)^®用于fpga、asic和soc的设计。您可以通过在MATLAB中运行的测试工作台来验证RTL^®或仿真金宝app软件^®用HDL模拟器进行协同仿真。这些相同的测试台可以与FPGA和SoC开发板一起使用，以验证HDL在硬件上的实现。

HDL Verifier提供了在Xilinx上调试和测试FPGA实现的工具^®和英特尔^®董事会。您可以使用MATLAB编写和读取内存映射寄存器，以便在硬件上测试设计。您可以在设计中插入探针，并设置触发条件，以便将内部信号上传到MATLAB中进行可视化和分析。

HDL验证器生成用于RTL测试平台的验证模型，包括通用验证方法(UVM)测试平台。这些模型在支持SystemVerilog直接编程接口(DPI)的模拟器中本机运行。金宝app