主要内容

使用FPGA数据捕获调试IP核

这个例子使用了:

打开脚本

这个例子展示了如何调试HDL Coder™生成的IP核使用HDL验证器™FPGA数据捕获功能。

需求

  • Xilinx®Zynq®ZC702评估试剂盒

  • Xilinx Zyn金宝appq平台的HDL编码器支持包

  • 用于Xilinx FPGA金宝app板的HDL验证器支持包

  • (可选)嵌入式Coder®支持包Xilinx Zynq金宝app平台

  • (可选)DSP系统工具箱

  • 请参考HDL Coder示例中的设置Zynq硬件和工具部分着眼于Xilinx Zynq平台(高密度脂蛋白编码器)安装ZC702硬件。

简介

当您调试从HDL Coder生成的IP Core时，当IP Core在实际硬件上运行时，监视IP Core内部信号是很有用的。这个例子展示了如何使用HDL验证器的FPGA数据捕获来捕获这样的信号到MATLAB中进行调试分析。

首先看一下示例模型:

open_system (“hdlcoder_led_blinking_data_capture”）;

子系统led_counter是针对FPGA结构的硬件子系统。在这个子系统中，我们将几个内部信号标记为测试点。HDL Coder将这些内部信号从DUT路由到IP核包装器，以便信号可以连接到FPGA数据捕获HDL IP。

open_system (“hdlcoder_led_blinking_data_capture / led_counter”）;

生成HDL IP核

从模型启动HDL Workflow Advisor并运行IP核生成工作流。有关详细的分步指南，请参见示例着眼于Xilinx Zynq平台(高密度脂蛋白编码器)．

1.在步骤1.1中。中,选择IP Core Generation in the Target workflow. For目标平台中,选择Xilinx Zynq ZC702评估试剂盒．

2.在步骤3.1.3中，下面港口TAB检查为测试点启用HDL DUT端口生成．

3.在步骤1.3中，选择FPGA数据捕获- JTAG接口的眨眼频率，眨眼方向，led_output，计数端口。

4.运行剩下的工作流步骤来生成HDL IP，并为目标设备编程。

从IP核捕获和显示数据

现在FPGA fabric已经编程并运行，下一步是从Zynq板上捕获数据。

首先，找到FPGA Data Capture启动脚本。在这个例子中，脚本在你的HDL代码生成目录中:hdl_prj / ip_core led_count_ip_v1_0 / fpga_data_capture / launchDataCaptureApp.m．您还可以在代码生成报告中找到这个脚本。

接下来，在MATLAB中运行这个脚本。您需要将该脚本所在的目录添加到MATLAB路径或更改当前文件夹。

执行此脚本后，会启动FPGA Data Capture App。您可以点击捕获数据按钮从FPGA捕获数据，而无需设置任何触发器。

或者，您可以在其中设置一个触发条件led_counter = = 0，触发位置为32。然后单击捕获数据按钮一次。