検出される設計エラーには、デッド ロジック、整数のオーバーフロー、ゼロ除算、設計プロパティおよびアサーションの違反が含まれます。金宝app®设计Verifier™.金宝appSimulink Design Verifierを使使して,モデル内の设计エラー含まれるととエラーがないが证证されたを强调含まししでエラーエラーが含ましブロックではは强调含まししではははが含ま各ブロックでははしが含ま各ブロックではしが范囲の境界で计算しし范囲境界をを再现するテストテストベクトル生成しし。