LTE Turbo译码器

解码涡轮编码样本

库:

描述

的<年代p一个ncl一个年代年代＝"block">LTE Turbo译码器块实现了LTE标准TS 36.212所要求的turbo解码器<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ref/lteturbodecoder.html" class="intrnllnk">[1]并为HDL代码生成和硬件部署提供了优化的接口和架构。该块迭代两个MAX解码器。您可以指定迭代次数。编码率为1/3。该块接受编码的位作为软编码值的3 × 1矢量，[s p1 p2]．在这个向量中，年代是系统位，和P1而且P2是来自两个编码器的奇偶校验位。

此块使用流采样接口，并带有用于相关控制信号的总线。该接口使块能够独立于帧大小操作，并易于与其他无线HDL工具箱™块连接。该块接受并返回代表单个样本的值，以及包含三个控制信号的总线。这些信号表明每个样本的有效性和框架的边界。若要将矩阵转换为样本流和这些控制信号，请使用<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ref/frametosamples.html">帧到样本块或<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ref/whdlframestosamples.html">whdlFramesToSamples函数。有关接口的完整描述，请参见<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ug/streaming-sample-interface.html" class="a">流式采样接口．

块只有在完成前一帧的解码后才能接受下一帧。你必须离开迭代* 2 *HalfIterationLatency+BlockSize在输入帧之间+4个空闲循环。中描述了半迭代延迟<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ref/lteturbodecoder.html" class="intrnllnk">算法部分。或者，您可以使用输出信号<年代trong class="guilabel">ctrl．结束来确定块何时准备好接受新的输入。

该波形显示120个样本(+ 4尾位)的输入帧，帧之间有2632个空闲周期。每个输入样本是由三个定点软决策值组成的向量。输入和输出<年代trong class="guilabel">ctrl总线扩展以显示控制信号。开始而且结束显示框架边界，和有效的限定数据样本。

港口

输入

全部展开

数据-输入样本
三元素向量

输入样本，指定为三个元素的整数向量。这些值表示软编码的概率。如果值为负，则比特更有可能为0。如果值为正数，则比特更有可能为1。第一个元素是顺序位，其他两个元素是奇偶校验位。的输入帧BlockSize+ 12个样本。该帧尺寸包括尾位，按LTE标准TS 36.212指定的顺序<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ref/lteturbodecoder.html" class="intrnllnk">[1]．

对于硬件实现，使用带有两个或三个整数位和一个到四个小数位的定点类型。内部数据类型派生自此数据类型，精度较低的类型可能导致解码精度的损失。如果输入数据类型没有小数位或小于两个整数位，则块返回警告。双而且单支持模拟金宝app，但不支持HDL代码生成。

数据类型:fixdt(1、WL FL)|单|双

ctrl-伴随着采样流的控制信号
samplecontrol公共汽车

与采样流伴随的控制信号，指定为samplecontrol公共汽车。总线包括开始，结束,有效的控制信号，它表示框架的边界和样本的有效性。

开始—输入帧的开始

结束—输入帧的结束

有效的—输入的数据<年代trong class="guilabel">数据端口有效

详情请参见<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ug/samplecontrol-bus.html" class="a">示例控制总线．

数据类型:公共汽车

blockSize- Turbo码块大小
整数

Turbo码块大小，指定为整数。该值必须是LTE标准中规定的188个值之一，在以下区间内从40到6144:[40:8:12 528:16:1024 1056:32 2048 2112:64:6144]．

依赖关系

设置时将显示此端口<年代trong class="guilabel">块大小来源来输入端口．

数据类型:单|双|uint16|fixdt (0, 13,0)

输出

 全部展开

数据-输出样本
标量

输出样本，作为二进制标量返回。双而且单支持模拟金宝app，但不支持HDL代码生成。

数据类型:单|双|布尔|ufix1

ctrl-伴随着采样流的控制信号
samplecontrol公共汽车

与样本流一起返回的控制信号samplecontrol公共汽车。总线包括开始，结束,有效的控制信号，它表示框架的边界和样本的有效性。

开始—输出帧的开始

结束—输出帧结束

有效的—输出数据<年代trong class="guilabel">数据端口有效

详情请参见<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ug/samplecontrol-bus.html" class="a">示例控制总线．

数据类型:公共汽车

参数

 全部展开

块大小来源—如何指定块大小
输入端口(默认)|财产

选择是指定带输入端口的块大小，还是输入固定值作为参数。如果您选择财产,<年代trong class="guilabel">块大小参数出现。如果您选择输入端口,<年代trong class="guilabel">blockSize港口出现了。

块大小- Turbo码块大小
6144(默认)

Turbo码块大小，指定为整数。该值必须是LTE标准中规定的188个值之一，在以下间隔中从40到6144:[40:8:12 528:16:1024 1056:32 2048 2112:64:6144]．这个值为每一帧注册，当<年代trong class="guilabel">ctrl．开始= 1 (真正的）.

依赖关系

设置时出现此参数<年代trong class="guilabel">块大小来源来财产．

解码迭代次数-执行多少MAX解码迭代
6(默认值)|正整数

要执行多少MAX解码迭代，指定为正整数。解码器实现使用一个MAX解码器，每个半迭代的输出数据路由回输入。更高的迭代计数增加了精度并增加了延迟。经过大约15次迭代后，该算法不能提供进一步的精度。

模型的例子



Turbo Decode流媒体样本

使用<年代trong class="emphasis bold">LTE Turbo译码器块来解码数据，以及如何比较硬件友好的设计与LTE工具箱™的结果。

打开脚本

算法

 全部展开

该块使用单个解码器和单个交织器实现了迭代解码算法。

该图显示了一次迭代的概念算法。虽然图中显示了两个解码器和三个交织器，但该块实际上只使用一个解码器和一个交织器实现了算法。解码器执行一次半迭代并将结果交叉。然后输出被路由回输入进行下一个半迭代。交织器根据块大小计算交织索引。有关交织器实现的详细信息，请参见<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ref/lteturboencoder.html">LTE Turbo编码器．

奇数半迭代从未交错的位(P1, S和P2解码的去交错结果)计算似然比。偶数半迭代从交叉比特(P2和P1和S解码的交叉结果)计算似然比。

解码器块使用BCJR算法来查找特定位的似然比<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ref/lteturbodecoder.html" class="intrnllnk">[２]．

$\begin{array}{l} l （ u_{k} ） ≜ 日志（ \frac{P （ u_{k} ＝ + 1 | y ）}{P （ u_{k} ＝ + 1 | y ）} ） \\ ＝日志（ \frac{\sum_{{年代}^{+}} p （ {年代}_{k - 1} ＝年代＇， {年代}_{k} ＝年代， y ） / p （ y ）}{\sum_{{年代}^{-}} p （ {年代}_{k - 1} ＝年代＇， {年代}_{k} ＝年代， y ） / p （ y ）} ） \end{array}$

概率也可以用当前和未来的状态表示:

$\begin{array}{l} p （年代＇，年代， y ）＝ α_{k - 1} （年代＇） \cdot γ_{k} （年代＇，年代） \cdot β_{k} （年代） \\ α_{k - 1} （年代＇）＝ P （年代＇， y_{< k} ） \\ γ_{k} （年代＇，年代）＝ P （ y_{k} ，年代 | 年代＇） \\ β_{k} （年代）＝ P （ y_{< k} | 年代） \end{array}$

α概率表示前一状态，β表示当前状态概率，ɣ表示下一状态。算法根据输入值计算ɣ。α和β概率是使用网格的可能状态的正向和向后递归来计算的，也依赖于ɣ。所有的计算都是在日志域。

$\begin{array}{l} α_{k} ＝ α_{k - 1} （年代＇） \cdot γ_{k} （年代＇，年代） \\ β_{k - 1} （年代＇）＝ β_{k} （年代） \cdot γ_{k} （年代＇，年代） \end{array}$

α和β的初始条件为:

$\begin{array}{l} α_{0} （年代）＝｛ \begin{matrix} 1 ，年代＝ 0 \\ 0 ，年代 \neq 0 \end{matrix} \\ β_{0} （年代）＝｛ \begin{matrix} 1 ，年代＝ 0 \\ 0 ，年代 \neq 0 \end{matrix} \end{array}$

此图显示了半迭代解码器和交织器架构。初始可能性设置为零。

在一个正常的bbcjr架构中，算法不能计算β，直到整个帧都在内存中。它必须执行全帧向前跟踪，然后执行全帧向后跟踪，这意味着一次半迭代的延迟是两帧长度。所需内存为BlockSize＊NumStates＊DataWidth．在这种情况下，NumStates是8，从LTE标准TS 36.212<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ref/lteturbodecoder.html" class="intrnllnk">[1]．

然而，该解码器实现使用滑动窗口来减少所需的内存和算法的延迟<一个href="//www.tatmou.com/jp/jp/help/wireless-hdl/ref/lteturbodecoder.html" class="intrnllnk">[3]．窗口大小为32个样本，这是网格约束长度7的5倍。一次半迭代的延迟为:

$（ c e 我 l （ \frac{B l o c k 年代我 z e}{W 我 n 年代我 z e} ） + 2 ） \times W 我 n 年代我 z e + P 我 p e D e l 一个 y$

滑动窗口所需内存为2*32*NumStates＊DataWidth．该图显示了β计算如何一次跟踪和解码一个窗口，在a和B计算块之间交替输入。

性能

这些资源和性能数据是生成的针对Xilinx的HDL的综合结果<年代up>®Zynq<年代up>®-7000 ZC706单板。此实现适用于固定块大小为6144、6次解码迭代和sfix5_en2输入数据样本。本设计实现时钟频率306.6 MHz。

资源使用

附近地区 4771

LUTRAM 212

FFS 4691

块RAM (16K) 7

RAM大小随块大小而增长。当您启用块大小端口时，将使用足以满足最大块大小的RAM。

参考文献

[1] 3gpp ts 36.212。“多路复用和信道编码。”第三代伙伴计划;技术规范集团无线接入网;改进通用地面无线电接达(E-UTRA)．URL:<一个href="https://www.3gpp.org" target="_blank">https://www.3gpp.org．

[2]巴尔，L. R.科克，F.耶利内克，J.拉维夫。最小化符号错误率的线性码的最佳解码。IEEE信息论汇刊．卷1T-20, 1974年3月，第284-287页。

[3]维特比，安德鲁J。卷积码MAP解码器的直观证明和简化实现。IEEE通讯选定领域杂志．第16卷第2期，1998年2月

扩展功能

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

此块支持Simulin金宝appk的C/ c++代码生成金宝app<年代up>®加速器和快速加速器模式以及用于DPI组件生成。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。

高密度脂蛋白架构
这个块有一个单一的、默认的HDL体系结构。

HDL块属性

ConstrainedOutputPipeline
通过在设计中移动现有延迟来放置在输出端的寄存器数量。分布式管道不会重新分发这些寄存器。默认为0．详情请参见<一个href="//www.tatmou.com/jp/jp/help/hdlcoder/ug/block-implementation-parameters.html" class="a">ConstrainedOutputPipeline(高密度脂蛋白编码器)．

InputPipeline
要在生成的代码中插入的输入管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为0．详情请参见<一个href="//www.tatmou.com/jp/jp/help/hdlcoder/ug/block-implementation-parameters.html" class="a">InputPipeline(高密度脂蛋白编码器)．

OutputPipeline
要在生成的代码中插入的输出管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为0．详情请参见<一个href="//www.tatmou.com/jp/jp/help/hdlcoder/ug/block-implementation-parameters.html" class="a">OutputPipeline(高密度脂蛋白编码器)．

限制类型中的此块无法生成HDL<一个href="//www.tatmou.com/jp/jp/help/hdlcoder/ref/resettablesynchronoussubsystem.html">可重置同步子系统(高密度脂蛋白编码器)或者一个<一个href="//www.tatmou.com/jp/jp/help/hdlcoder/ref/enabledsynchronoussubsystem.html">启用同步子系统(高密度脂蛋白编码器)．

版本历史

在R2017b中引入

另请参阅

块

LTE Turbo编码器

功能

lteTurboEncode(LTE工具箱)|<年代p一个n我temscope itemtype="//www.tatmou.com/help/schema/MathWorksDocPage/SeeAlso" itemprop="seealso">lteTurboDecode(LTE工具箱)

Matlabコマンド

次のmatlabコマンドに対応するリンクがクリックされました。

コマンドをmatlabコマンドウィンドウに入力して実行してください。Webブラウザ，はMATLABコマンドをサポ，トしていません。

选择网站

选择一个网站，在可用的地方获得翻译的内容，并查看当地的活动和优惠。根据您所在的位置，我们建议您选择:<年代trong class="recommended-country">．

瑞士(英语)

瑞士(德语)

瑞士(法语)

中国 (简体中文)

中国(英文)

您也可以从以下列表中选择一个网站:

如何获得最佳的网站性能

选择中国站点(中文或英文)以获得最佳站点性能。其他MathWorks国家站点没有针对您所在位置的访问进行优化。

美洲

 美国拉丁(西班牙语)
加拿大(英语)
美国(英语)

欧洲

 比利时(英语)
丹麦(英语)
德国(德语)
西班牙(西班牙语)
芬兰(英语)
法国(法语)
爱尔兰(英语)
意大利(意大利语)
卢森堡(英语)

荷兰(英语)
挪威(英语)
奥地利(德语)
葡萄牙(英语)
瑞典(英语)
瑞士
多伊奇

 英语

 法语

 联合王国(英语)

亚太地区

 澳大利亚(英语)
印度(英语)
新西兰(英语)
中国
简体中文

 英语

 日本(日本語)
한국(한국어)

联系当地办事处

资源	使用
附近地区	4771
LUTRAM	212
FFS	4691
块RAM (16K)	7

LTE Turbo译码器

描述

港口

输入

`数据`-输入样本
三元素向量

`ctrl`-伴随着采样流的控制信号
`samplecontrol`公共汽车

`blockSize`- Turbo码块大小
整数

依赖关系

输出

`数据`-输出样本
标量

`ctrl`-伴随着采样流的控制信号
`samplecontrol`公共汽车

参数

`块大小来源`—如何指定块大小
`输入端口`(默认)|`财产`

`块大小`- Turbo码块大小
`6144`(默认)

依赖关系

`解码迭代次数`-执行多少MAX解码迭代
`6`(默认值)|正整数

模型的例子

Turbo Decode流媒体样本

算法

性能

参考文献

扩展功能

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

版本历史

另请参阅

块

功能

ConstrainedOutputPipeline	通过在设计中移动现有延迟来放置在输出端的寄存器数量。分布式管道不会重新分发这些寄存器。默认为`0`．详情请参见<一个href="//www.tatmou.com/jp/jp/help/hdlcoder/ug/block-implementation-parameters.html" class="a">ConstrainedOutputPipeline(高密度脂蛋白编码器)．
InputPipeline	要在生成的代码中插入的输入管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见<一个href="//www.tatmou.com/jp/jp/help/hdlcoder/ug/block-implementation-parameters.html" class="a">InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要在生成的代码中插入的输出管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见<一个href="//www.tatmou.com/jp/jp/help/hdlcoder/ug/block-implementation-parameters.html" class="a">OutputPipeline(高密度脂蛋白编码器)．

LTE Turbo译码器

描述

港口

输入

数据-输入样本三元素向量

ctrl-伴随着采样流的控制信号samplecontrol公共汽车

blockSize- Turbo码块大小整数

依赖关系

输出

数据-输出样本标量

ctrl-伴随着采样流的控制信号samplecontrol公共汽车

参数

块大小来源—如何指定块大小输入端口(默认)|财产

块大小- Turbo码块大小6144(默认)

依赖关系

解码迭代次数-执行多少MAX解码迭代6(默认值)|正整数

模型的例子

Turbo Decode流媒体样本

算法

性能

参考文献

扩展功能

C/ c++代码生成使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

版本历史

另请参阅

块

功能

`数据`-输入样本
三元素向量

`ctrl`-伴随着采样流的控制信号
`samplecontrol`公共汽车

`blockSize`- Turbo码块大小
整数

`数据`-输出样本
标量

`ctrl`-伴随着采样流的控制信号
`samplecontrol`公共汽车

`块大小来源`—如何指定块大小
`输入端口`(默认)|`财产`

`块大小`- Turbo码块大小
`6144`(默认)

`解码迭代次数`-执行多少MAX解码迭代
`6`(默认值)|正整数

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。