Main Content

HDL Coder入門

FPGA および ASIC の設計のためのVHDLコードとVerilogコードの生成

HDL Coder™ は MATLAB®関数、Simulink®モデルおよび Stateflow®チャートから移植と合成が可能な VHDL®コードと Verilog®コードを生成します。生成された HDL コードは FPGA プログラミングまたは ASIC のプロトタイピングと設計で使用できます。

HDL Coder は、Xilinx®、Microsemi®、および Intel®の FPGA のプログラミングを自動化するワークフロー アドバイザーを備えています。HDL のアーキテクチャと実装を制御し、クリティカル パスを強調表示し、ハードウェア リソースの使用率の推定を生成できます。HDL Coder では Simulink モデルと生成された Verilog コードおよび VHDL コード間のトレーサビリティが提供されており、DO-254 やその他の標準に沿った整合性の高いアプリケーションのためのコード検証が可能です。

業界標準のサポートは、IEC Certification Kit(ISO 26262 および IEC 61508 用) を通じて利用できます。

インストールと構成

チュートリアル

HDL コード生成について

注目の例

MATLAB からの基本の HDL コード生成と FPGA 合成

MATLAB からの基本の HDL コード生成と FPGA 合成

この例では、HDL Coder™ プロジェクトの作成、MATLAB® 設計のコードの生成、および HDL コードの合成方法について説明します。この例では次を行います。
スクリプトを開く
MATLAB および Simulink からの HDL コード生成を使用したシステム設計

MATLAB および Simulink からの HDL コード生成を使用したシステム設計

この例では、Simulink® でのシステム シミュレーション、コード生成および FPGA プログラミングのために MATLAB® 設計から MATLAB Function ブロックを生成する方法を説明します。
スクリプトを開く

ビデオ

HDL Coder の概要
HDL Coder を使用して FPGA および ASIC の設計用に VHDL コードと Verilog コードを生成

Simulink を使用して FPGA または ASIC に MATLAB アルゴリズムを展開
Simulink、Fixed-Point Designer™、および HDL Coder を通じて MATLAB DSP アルゴリズムを取得し、FPGA または ASIC をターゲットにする方法を学習します。